Παρουσίαση/Προβολή

(Μ137) -  Καθηγητής Αντώνης Πασχάλης , Δρ. Νεκτάριος Κρανίτης

Περιγραφή Μαθήματος

Αγαπητοί φοιτητές,

Το νέο εκπαιδευτικό υλικό του μαθήματος θα το βρείτε στο μεταπτυχιακό μάθημα "Space Data Systems (M806)" του ΔΠΜΣ STAR.

Παρακαλώ να εγγραφείτε σε αυτό το μάθημα.

 

Στόχοι: Το μάθημα αυτό στοχεύει στην πρακτική εκμάθηση όλων των φάσεων της υλοποίησης ενός σύνθετου ψηφιακού συστήματος. Η υλοποίηση ξεκινάει με την ορθή σχεδίαση, ώστε να προκύψει η κατάλληλη σύνθεση, και συνεχίζει με τις υπόλοιπες σημαντικές φάσεις, που είναι η επαλήθευση της ορθής σχεδίασης και η δοκιμή της τελικής υλοποίησης. Επιπλέον μελετώνται και υλοποιούνται τεχνικές αύξησης της δοκιμαστικότητας και της αξιοπιστίας ενός ψηφιακού συστήματος. Δίδεται έμφαση στα ψηφιακά συστήματα και στους επιταχυντές υλικού που υλοποιούνται σε FPGAs για διαστημικές εφαρμογές. Στα πλαίσια του παρόντος μαθήματος οι φοιτητές θα μάθουν να χρησιμοποιούν ένα από τα πιο σύγχρονα επαγγελματικά περιβάλλοντα σχεδίασης ψηφιακών συστημάτων.

Περιεχόμενο: Η απαιτούμενη VHDL για τη σωστή σύνθεση ενός ψηφιακού συστήματος σε επίπεδο μεταφοράς καταχωρητή (RTL). Λειτουργική επαλήθευση ενός ψηφιακού συστήματος βασισμένη στην προσομοίωση με τη δημιουργία κατάλληλων VHDL Test Benches. Δοκιμή ψηφιακών συστημάτων (μοντελοποίηση και προσομοίωση ελαττωμάτων, και ψηφιακή σχεδίαση με στόχο την υψηλή δοκιμαστικότητα με τεχνικές αυτοδοκιμής στο υλικό (Scan, BIST), τεχνικές συμπίεσης, και τεχνικές αυτοδοκιμής στο λογισμικό (SBST)). Αξιοπιστία ψηφιακών συστημάτων (σχεδίαση με στόχο την υψηλή αξιοπιστία, τεχνικές περιορισμού των αποτελεσμάτων της ακτινοβολίας σε ASICs και FPGAs). Δίδεται έμφαση στα ψηφιακά συστήματα και στους επιταχυντές υλικού που υλοποιούνται σε FPGAs για διαστημικές εφαρμογές.

Εργαστήριο: Εξοικείωση με το εργαλείο λογισμικού VIVADO της Xilinx και την αναπτυξιακή κάρτα Zedboard με υλοποιήσεις κυκλωμάτων σε γλώσσα περιγραφής υλικού VHDL. Σχεδίαση σε VHDL και υλοποίηση στην αναπτυξιακή κάρτα Zedboard ενός ελεγκτή θύρας VGA (VGA controller) και ενός ενιαίου ασύγχρονου πομποδέκτη UART (Universal Asynchronous Receiver Transmitter) που συνδέεται με το host PC μέσω μιας εφαρμογής σειριακού τερματικού.

Αξιολόγηση: Παράδοση απαλλακτικής εργασίας. Η εργασία αφορά τη σχεδίαση σε VHDL και την υλοποίηση στην αναπτυξιακή κάρτα Zedboard ενός επιταχυντή υλικού ως IP core. Το IP core επικοινωνεί με το host-PC μέσω της UART και με οθόνη VGA μέσω του ελεγκτή VGA που σχεδιάστηκαν και δοκιμάστηκαν στα πλαίσια των εργαστηριακών ασκήσεων.

Ημερομηνία δημιουργίας

Τρίτη 2 Δεκεμβρίου 2