



**dscal**  
DIGITAL SYSTEMS & COMPUTER ARCHITECTURE LABORATORY

# Εργαστήριο Λογικής Σχεδίασης

## 1ο Εργαστηριακό Μάθημα

**Βασιλόπουλος Διονύσης**

**Ε.Δι.Π. Τμήματος Πληροφορικής & Τηλεπικοινωνιών - ΕΚΠΑ**

# VHDL – Παράδειγμα

## Άσκηση

Να σχεδιάσετε και να προσομοιώσετε στο Vivado ένα απλό κύκλωμα ηλεκτρονικής κλειδαριάς που θα δέχεται ως είσοδο/κωδικό κλειδαριάς έναν ακέραιο αριθμό 4-bits (στο δυαδικό) και θα ενεργοποιεί (λογικό 1) την έξοδο της κλειδαριάς (lock\_out) μόνο όταν ο αριθμός αυτός ταυτίζεται με το τελευταίο ψηφίο του AM σας. Για παράδειγμα, για τον AM 1115201900205, ο κωδικός έχει την τιμή 5 (στο δυαδικό 0101).

Το όνομα του project θα είναι Lab1, το όνομα του αρχείου (design source) αλλά και η οντότητα σας θα λέγεται locker, ενώ η αρχιτεκτονική Dataflow. Τα αντίστοιχα ονόματα για την προσομοίωση θα είναι locker\_tb, και Dataflow\_tb.

Σας δίνεται ο ορισμός της οντότητας

```
entity locker is
port(
  digit3, digit2, digit1, digit0 : in std_logic;
  lock_out : out std_logic);
end locker;
```

Το digit0 αντιστοιχεί στο λιγότερο σημαντικό bit του κωδικού ενώ το digit3 στο πιο σημαντικό bit (στο παράδειγμά μας digit0='1' και digit3='0'). Γράψτε την αρχιτεκτονική που αντιστοιχεί στον AM σας. Εμφανίστε το RTL διάγραμμα, κάντε τη σύνθεση, εμφανίστε το διάγραμμά της (Schematic), κάντε το ίδιο για την υλοποίηση, προγραμματίστε την κάρτα fpga.

# VHDL – Παράδειγμα

## Άσκηση – Συσχέτιση port με FPGA-1

Είσοδοι	DIP Switch
digit3	SW3
digit2	SW2
digit1	SW1
digit0	SW0

Έξοδοι	LED
lock_out	LD0

# VHDL – Παράδειγμα

## Άσκηση – Συσχέτιση port με FPGA-2 (Αρχείο constraints: locker.xdc)

```
# ZedBoard Pin Assignments
#####
# On-board Slide Switches #
#####

set_property -dict { PACKAGE_PIN F21  IOSTANDARD LVCMOS33 } [get_ports { digit3 }];
set_property -dict { PACKAGE_PIN H22  IOSTANDARD LVCMOS33 } [get_ports { digit2 }];
set_property -dict { PACKAGE_PIN G22  IOSTANDARD LVCMOS33 } [get_ports { digit1 }];
set_property -dict { PACKAGE_PIN F22  IOSTANDARD LVCMOS33 } [get_ports { digit0 }];

#####
# On-board led          #
#####
set_property -dict { PACKAGE_PIN T22  IOSTANDARD LVCMOS33 } [get_ports { lock_out }];
```

# VHDL – Παράδειγμα

## Πραγματικό πρόβλημα – Βήματα επίλυσης


1. Δημιουργία νέου project
2. Δημιουργία Entity – Εντοπισμός Input/Output του συστήματος
3. Εύρεση πίνακα αληθείας για κάθε έξοδο του συστήματος (αν χρειάζεται)
4. Δημιουργία Architecture – Θα έχετε τουλάχιστον τόσες εντολές όσες είναι και οι έξοδοι του συστήματος. Κάθε μία εντολή αντιστοιχεί σε μία έξοδο.
5. Δημιουργία RTL αναπαράστασης
6. Σύνθεση
7. Υλοποίηση

Προγραμματισμός κάρτας (Έγινε μόνο στο Εργαστήριο)

**8. Προσομοίωση (Παρουσιάζεται μόνο στις διαφάνειες)**

# VHDL – Παράδειγμα

Απλοποιημένη μορφή κυκλώματος – Είσοδοι/Εξοδοι



# VHDL – Παράδειγμα

## Βήμα 2: Περιγραφή Οντότητας

```
entity locker is
```

```
port(
```

```
    digit3, digit2, digit1, digit0 : in std_logic;
```

```
    lock_out : out std_logic);
```

```
end locker;
```

# VHDL – Παράδειγμα

## Βήμα 3: Πίνακας αληθείας κυκλώματος

Είσοδοι				Έξοδοι
Digit3	Digit2	Digit1	Digit0	lock_out
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
<b>0</b>	<b>1</b>	<b>0</b>	<b>1</b>	<b>1</b>
0	1	1	0	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

**Πίνακας Αληθείας  
True Table**  
για AM που λήγει σε  
5 =>0101



Υπάρχει μία μόνο γραμμή με '1' και άρα η συνάρτηση του lock\_out αντιστοιχεί σε ένα μόνο ελαχιστόρο (γινόμενο)  
**lock\_out= !Digit3\*Digit2\*!Digit1\*Digit0**

Η ανωτέρω παράσταση σε VHDL είναι:  
**lock\_out<= not Digit3 and Digit2 and not Digit1 and Digit0;**



# VHDL – Παράδειγμα

## Βήμα 4: Περιγραφή Αρχιτεκτονικής

**Αρχιτεκτονική για AM που λήγει σε 5**


```
lock_out<=not digit3 and digit2 and not digit1 and digit0;
```

ή

```
lock_out<=(not digit3) and digit2 and (not digit1) and digit0;
```


# VHDL – Παράδειγμα

## Βήμα 5: RTL Analysis



# VHDL – Παράδειγμα

## Βήμα 6: Synthesis





# VHDL – Παράδειγμα

## Βήμα 7b: Implementation: Modified Truth Table (αντιστοιχίες Digit $\Leftrightarrow$ I στο LUT)

Για κάθε Digit υπάρχει  
το αντίστοιχο I(ηrut) του LUT

Πίνακας Αληθείας  
True Table  
για AM που λήγει σε  
5 =>0101

Είσοδοι				Έξοδοι
Digit3/I1	Digit2/I2	Digit1/I3	Digit0/I0	lock_out
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

Ο αρχικός Πίνακας Αληθείας και  
ο αντίστοιχος του LUT είναι ίδιοι


Υπάρχει μία μόνο γραμμή με '1' και άρα η  
συνάρτηση του lock\_out αντιστοιχεί  
σε ένα μόνο ελαχιστόρο (γινόμενο)

$lock\_out = !Digit3 * Digit2 * !Digit1 * Digit0$   
ή στο LUT  
 $0 = !I1 * I2 * !I3 * I0$

Η ανωτέρω παράσταση σε VHDL είναι:  
`lock_out <= not Digit3 and Digit2 and not  
Digit1 and Digit0;`


# VHDL – Παράδειγμα

## Βήμα 7c: Implementation – Design: LUT on Board



# VHDL – Παράδειγμα


## Βήμα 7d: Implementation – Design: LUT on Board



# VHDL – Παράδειγμα

## Βήμα 8α: Simulation

### locker\_tb entity





# VHDL – Παράδειγμα

## Βήμα 8b: Simulation

```
LIBRARY ieee; USE ieee.std_logic_1164.ALL;

entity locker_tb IS
end locker_tb;

architecture behavior OF locker_tb IS
    -- Component Declaration for the Unit Under Test (UUT)
    component locker
    port(
        digit3, digit2, digit1, digit0 : in std_logic;
        lock_out : out std_logic);
    end component;

    signal sw3, sw2, sw1, sw0 : std_logic; -- Input
    signal led_0 : std_logic; --Output

begin
    -- Instantiate the Unit Under Test (UUT)
    uut: locker PORT MAP (digit0 => sw0,digit1 => sw,digit2 => sw2,digit3 => sw3,
        lock_out => led_0);
```

```
-- Test process
test_proc: process
begin
    --
    sw3<='0';sw2<='0';sw1<='0';sw0<='0';wait for 20 ns;
    sw3<='0';sw2<='0';sw1<='0';sw0<='1';wait for 20 ns;
    sw3<='0';sw2<='0';sw1<='1';sw0<='0';wait for 20 ns;
    sw3<='0';sw2<='0';sw1<='1';sw0<='1';wait for 20 ns;
    sw3<='0';sw2<='1';sw1<='0';sw0<='0';wait for 20 ns;
    sw3<='0';sw2<='1';sw1<='0';sw0<='1';wait for 20 ns;
    sw3<='0';sw2<='1';sw1<='1';sw0<='0';wait for 20 ns;
    sw3<='0';sw2<='1';sw1<='1';sw0<='1';wait for 20 ns;
    sw3<='1';sw2<='0';sw1<='0';sw0<='0';wait for 20 ns;
    sw3<='1';sw2<='0';sw1<='0';sw0<='1';wait for 20 ns;
    sw3<='1';sw2<='0';sw1<='1';sw0<='0';wait for 20 ns;
    sw3<='1';sw2<='0';sw1<='1';sw0<='1';wait for 20 ns;
    sw3<='1';sw2<='1';sw1<='0';sw0<='0';wait for 20 ns;
    sw3<='1';sw2<='1';sw1<='0';sw0<='1';wait for 20 ns;
    sw3<='1';sw2<='1';sw1<='1';sw0<='0';wait for 20 ns;
    sw3<='1';sw2<='1';sw1<='1';sw0<='1';wait for 20 ns;
end process;
end behavior;
```

# VHDL – Παράδειγμα

## Βήμα 8c: Simulation

