

9ο Εργαστήριο

Σχεδίασης Ψηφιακών Συστημάτων

7^η Διάλεξη

**Εντολές επανάληψης, Procedure, Functions, Generic
Κωδικοποίηση – Ακολουθιακά κυκλώματα**

Βασιλόπουλος Διονύσης

Ε.ΔΙ.Π Τμήματος Πληροφορικής & Τηλεπικοινωνιών - ΕΚΠΑ

VHDL – Επαναλήψεις

Loop (infinite loop)

optional_label: **loop**

exit when boolean_condition; --optional

next when boolean_condition; --optional

sequential statements;

end loop;

exit: Το loop σταματάει όταν η συνθήκη είναι αληθής

next: Το loop εκτελείται από την αρχή παραλείποντας τις επόμενες εντολές

```
Clock_Proc2 : process
begin
    loop
        exit when EN<='0';
        CLK <= not CLK;
        wait for 50 ns;
    end loop;
    CLK <= '0';
    wait until EN='1';
end process;
```

Μόνο μέσα σε Process

Εκτελείται συνεχώς

Αν υπάρχει exit τότε συνήθως εκτός loop υπάρχει η εντολή που θέλουμε να εκτελεστεί όταν δεν είναι ενεργό το loop

VHDL – Επαναλήψεις

Εντολή FOR

optional_label: for variable in range **loop**
sequential statements;
end loop;

**Μόνο μέσα
σε Process**

```
for i in 0 to 2 loop
  a_tb<=std_logic_vector(to_signed(i,a_tb'length));
  for j in 0 to 2 loop
    b_tb<=std_logic_vector(to_signed(j,a_tb'length));wait for 10ns;
  end loop;
end loop;
```

Δεν χρειάζεται δήλωση.
Ο τύπος υπονοείται ως
integer
Μπορεί να είναι και
2 downto 0.

**Το for εκτελείται
ακολουθιακά.
Πρέπει να εκτελεστεί
σε ένα κύκλο ρολογιού**

wait μόνο σε simulation

VHDL – Επαναλήψεις

Εντολή FOR Generate

```
entity INV4 is
  port (
    X: in STD_LOGIC_VECTOR (0 to 3);
    Y: out STD_LOGIC_VECTOR (0 to 3));
end INV4;
architecture INV4_STR1 of INV4 is
  component INV
    port (O : out STD_LOGIC; I : in STD_LOGIC);
  end component;
begin
  U0: INV port map (Y(0), X(0));
  U1: INV port map (Y(1), X(1));
  U2: INV port map (Y(2), X(2));
  U3: INV port map (Y(3), X(3));
end INV4_STR1;

G1: for I in 0 to 3 generate
  U1: INV port map (Y(I), X(I));
end generate G1;
```

Εκτός Process

optional_label: for variable in range **generate**
concurrent statements;
end loop;

VHDL – Επαναλήψεις

Εντολή While

while condition loop
 sequential statements;
end loop;

```
process (A)
variable I : integer range 0 to 4;
begin
Z <= "0000"; I := 0;
while (I <= 3) loop
if (A = I) then
    Z(I) <= '1';
end if;
I := I + 1;
end loop;
end process;
```

VHDL – Procedure

procedure procedure_name(input and output parameters) **is**

declarations

begin

 sequential statement1;

 sequential statement2;

end procedure;

<https://www.ics.uci.edu/~jmoorkan/vhdlref/procedur.html>

VHDL – Procedure

```
Ctr_tb<='0';  
for i in 0 to 2 loop  
  a_tb<=std_logic_vector(to_signed(i,a_tb'length));  
  for j in 0 to 2 loop  
    b_tb<=std_logic_vector(to_signed(j,a_tb'length));wait for 10ns;  
  end loop j;--end loop i;
```

```
Ctr_tb<='1';  
for i in 0 to 2 loop  
  a_tb<=std_logic_vector(to_signed(i,a_tb'length));  
  for j in 0 to 2 loop  
    b_tb<=std_logic_vector(to_signed(j,a_tb'length));wait for 10ns;  
  end loop ;  
end loop;
```

```
procedure sim_test is  
begin
```

```
  for i in 0 to 2 loop
```

```
    a_tb<=std_logic_vector(to_signed(i,a_tb'length));  
    for j in 0 to 2 loop  
      b_tb<=std_logic_vector(to_signed(j,a_tb'length));  
      wait for 10ns;  
    end loop;
```

```
  end loop;
```

```
end procedure;
```

```
Ctr_tb<='0';sim_test;  
Ctr_tb<='1';sim_test;
```

VHDL – Procedure

```
procedure sim_test (min, max: in integer; step: in integer) is  
variable a2: integer;
```

```
begin
```

```
for i in min to max loop
```

```
    a<=std_logic_vector(to_signed(i*step,a'length));
```

```
    for j in min to max loop
```

```
        b<=std_logic_vector(to_signed(j*step,a'length));wait for 10 ns;
```

```
    end loop;
```

```
end loop;
```

```
end procedure;
```

```
Ctr<='0';sim_test(0,2,5);
```

```
Ctr<='1';sim_test(0,2,5);
```

Όταν δεν αναφέρεται τύπος εννοείται variable. Σε αυτή την περίπτωση τα ορίσματα πρέπει να είναι σταθερές ή variables

a, b έχουν οριστεί εκτός procedure και εντός του process.

Όταν ο τύπος στα ορίσματα είναι signal τότε και στα ορίσματα στην κλήση της procedure θα πρέπει να υπάρχουν signal

VHDL – Function

Function function_name(input parameters) return return_type **is**

declarations

begin

 sequential statement1;

 sequential statement2;

end function_name;

<https://www.ics.uci.edu/~jmoorkan/vhdlref/function.html>

VHDL – Function

```
function BOOL_TO_SL(X : boolean) return std_logic is
```

```
begin
```

```
  if X then
```

```
    return '1';
```

```
  else
```

```
    return '0';
```


```
  end if;
```

```
end function BOOL_TO_SL;
```

```
std_logic_signal<=BOOL_TO_SL(X);
```

VHDL – Generic

```
entity MUX2in1_n is
generic (WIDTH : positive := 8); -- προεπιλεγμένη τιμή
port (      S: in STD_LOGIC;
          A0: in STD_LOGIC_VECTOR (WIDTH-1 downto 0);
          A1: in STD_LOGIC_VECTOR (WIDTH-1 downto 0);
          Y: out STD_LOGIC_VECTOR (WIDTH-1 downto 0));
end MUX2in1_n;
architecture BEHAVIORAL of MUX2in1_n is
begin
process (A0, A1, S)
begin
    if (S = '0') then
        Y <= A0;
    else
        Y <= A1;
    end if;
end process;
end BEHAVIORAL;
```



VHDL – Generic

Παραμετροποίηση του μεγέθους μίας αρτηρίας (bus) σε μία οντότητα με τη δήλωση της εντολής generic που ορίζει την σταθερά WIDTH

- Η δήλωση της εντολής generic γίνεται πριν από τη δήλωση των ports στην αρχή της οντότητας
- Η σταθερά WIDTH είναι θετικός ακέραιος (positive) και μπορεί να έχει προεπιλεγμένη τιμή
 - generic (WIDTH: positive := 8);
- Η σταθερά WIDTH χρησιμοποιείται κατά τη δήλωση των ports
 - STD_LOGIC_VECTOR (WIDTH-1 downto 0);
- Η τιμή της σταθεράς WIDTH μπορεί να παρακάμψει την προεπιλεγμένη τιμή με τη φράση generic map (συνδυάζεται με το port map).
 - generic map (WIDTH => 8)
- Πιθανότατα θα έχει κάποια προβλήματα στην προσομοίωση (Σύνθεση/Υλοποίηση)
<https://electronics.stackexchange.com/questions/571759/when-to-set-defaults-for-vhdl-generics>
<https://fpgatutorial.com/vhdl-generic-generate/>

VHDL – Constant

Μπορούν να δηλωθεί στην οντότητα, αρχιτεκτονική ή και σε process. Ανάλογα με το που δηλώνεται έχει και το ανάλογο visibility

Δήλωση

constant constant_name : type := value;

constant Size: Positive := 8;


Η τιμή της ΔΕΝ αλλάζει ποτέ

https://www.hdlworks.com/hdl_corner/vhdl_ref/VHDLContents/Constant.htm

https://peterfab.com/ref/vhdl/vhdl_renerta/source/vhd00022.htm

VHDL – Structural architecture

Αθροιστής Ριπής Κρατούμενου των 4 bit (for generate)



Τα οριζόντια σήματα $C(i)$ ($i=0, \dots, 4$) ορίζονται σαν εσωτερικά σήματα

Επαναλαμβανόμενη χρήση του στοιχείου `FULL_ADDER` σε μία περιγραφή δομής

VHDL – Structural architecture

Αθροιστής Ριπής Κρατούμένου των 4 bit (for generate)

```
library IEEE;  
use IEEE.STD_LOGIC_1164.ALL;
```

```
entity FULL_ADDER is  
    port ( A, B, CIN: in STD_LOGIC;  
          SUM, CARRY: out STD_LOGIC);  
end FULL_ADDER;
```

1st Entity - Component

```
architecture FA_DATAFLOW2 of FULL_ADDER is  
begin  
    SUM <= A xor B xor CIN;  
    CARRY <= (A and B) or (A and CIN) or (B and CIN);  
end FA_DATAFLOW2;
```

Στο ίδιο αρχείο δημιουργούνται 2 οντότητες
Οι επικεφαλίδες επαναλαμβάνονται.

```
library IEEE;  
use IEEE.STD_LOGIC_1164.ALL;
```

```
entity RCADDER4 is  
    Port ( A : in  STD_LOGIC_VECTOR (3 downto 0);  
          B : in  STD_LOGIC_VECTOR (3 downto 0);  
          Cin : in  STD_LOGIC;  
          S : out  STD_LOGIC_VECTOR (3 downto 0);  
          Cout : out  STD_LOGIC);  
end RCADDER4;
```

2nd Entity

```
architecture Behavioral of RCADDER4 is  
  
    signal C: STD_LOGIC_VECTOR (4 downto 0); -- οριζόντια σήματα  
    component FULL_ADDER  
        port (  
            A, B, CIN: in STD_LOGIC;  
            SUM, CARRY: out STD_LOGIC);  
        end component;  
begin  
    C(0) <= CIN; -- αρχικοποίηση  
    G1: for I in 0 to 3 generate  
        U1: FULL_ADDER port map (A(I), B(I), C(I), S(I), C(I+1));  
    end generate G1;  
    COUT <= C(4); -- ανάθεση σε σήμα εξόδου  
  
end Behavioral;
```


VHDL – Κωδικοποίηση

- Πώς αναπαριστούμε πληροφορία με περισσότερες από δύο πιθανές τιμές;
 - Πολλαπλά δυαδικά σήματα (πολλαπλά bit)
- (a_1, a_0) : (0, 0), (0, 1), (1, 0), (1, 1)
 - Αυτός είναι ένας δυαδικός κώδικας
 - Κάθε ζεύγος τιμών είναι μια κωδική λέξη





VHDL – Κωδικοποίηση

Example: 4-to-2 Binary Encoder – Logic Synthesis by Hand

The block diagram and truth table for this system are as follows:



When designing this circuit, each output needs to have its own separate combinational logic circuit. When constructing the K-maps for Y and Z, each will have 4-inputs (A, B, C, D). The output values for many of the input codes are not specified in the above truth table. As such, we can use Don't Cares (X) to simplify the logic.



VHDL – Κωδικοποίηση

Code Length

- Ένας κώδικας των n bit έχει 2^n κωδικές λέξεις
- Για να αναπαραστήσουμε N πιθανές τιμές
 - χρειαζόμαστε τουλάχιστον $\lceil \log_2 N \rceil$ bit για τις λέξεις
 - περισσότερα bit μπορούν να είναι χρήσιμα σε κάποιες περιπτώσεις
- Παράδειγμα: κώδικας εκτυπωτή ψεκασμού
 - Black, cyan, magenta, yellow, light cyan, light magenta
 - έξι τιμές, $\lceil \log_2 6 \rceil = 3$
 - Black : (0, 0, 1), cyan : (0, 1, 0), magenta : (0, 1, 1),
yellow : (1, 0, 0), light cyan : (1, 0, 1), light magenta : (1, 1, 0)

VHDL – Κωδικοποίηση

One Hot

- Κάθε κωδική λέξη έχει ακριβώς ένα bit με την τιμή '1'
- Φωτεινός σηματοδότης:
 - κόκκινο: (1,0,0), πορτοκαλί: (0,1,0), πράσινο: (0,0,1)
 - τρεις αγωγοί σημάτων: κόκκινο, πορτοκαλί, πράσινο
- Κάθε bit ενός κώδικα one-hot αντιστοιχεί σε μια κωδικοποιημένη τιμή
 - Μήκος κώδικα ίσο με πλήθος των προς κωδικοποίηση τιμών.
 - Όχι ελάχιστο μήκος

VHDL – Κωδικοποίηση

Παράδειγμα One Hot (1/2)

- Ελεγκτής φωτεινού σηματοδότη με κώδικα 1-hot
 - enable = 1: lights_out = lights_in
 - enable = 0: lights_out = (0, 0, 0)

```
library ieee; use          ieee.std_logic_1164.all;
entity    light_controller is
    port   ( lights_in   :      in    std_logic_vector(1 to 3);
             enable      :      in    std_logic;
             lights_out   :      out   std_logic_vector(1 to 3) );
end entity light_controller;
```

VHDL – Κωδικοποίηση

Παράδειγμα One Hot (2/2)

```
architecture and_enable of light_controller is
begin
    lights_out(1) <= lights_in(1) and enable;
    lights_out(2) <= lights_in(2) and enable;
    lights_out(3) <= lights_in(3) and enable;
end architecture and_enable;
```

```
architecture conditional_enable of light_controller is
begin
    lights_out <= lights_in when enable = '1' else
        "000";
end architecture conditional_enable;
```

or just **when enable**

VHDL – Κωδικοποίηση

Παράδειγμα (1/3) – Κωδικοποιητής προτεραιότητας

- Εάν περισσότερες από μία εισοδοι μπορεί να είναι 1
 - Κωδικοποιούμε την είσοδο που είναι 1 με την υψηλότερη προτεραιότητα

zone								intruder_zone			valid
(1)	(2)	(3)	(4)	(5)	(6)	(7)	(8)	(2)	(1)	(0)	
1	–	–	–	–	–	–	–	0	0	0	1
0	1	–	–	–	–	–	–	0	0	1	1
0	0	1	–	–	–	–	–	0	1	0	1
0	0	0	1	–	–	–	–	0	1	1	1
0	0	0	0	1	–	–	–	1	0	0	1
0	0	0	0	0	1	–	–	1	0	1	1
0	0	0	0	0	0	1	–	1	1	0	1
0	0	0	0	0	0	0	1	1	1	1	1
0	0	0	0	0	0	0	0	–	–	–	0

Συναγερμός: 8 εισοδοι ανίχνευσης (8 αισθητήρες, ένας ανά είσοδο).
Υπάρχουν προτεραιότητες στις εισόδους (π.χ. πόρτα οικίας VS εξώπορτα κήπου).

- 8 bit εισόδου: ένας αισθητήρας για κάθε ζώνη
- 3 bit εξόδου για την κωδικοποίηση των ζωνών

VHDL – Κωδικοποίηση

Παράδειγμα (2/3) – Κωδικοποιητής προτεραιότητας (1^η υλοποίηση)

- Παράδειγμα: Αντικλεπτικό σύστημα συναγερμού - κωδικοποιεί ποια ζώνη έχει ενεργοποιηθεί
 - 8 bit εισόδου: ένας αισθητήρας για κάθε ζώνη
 - 3 bit εξόδου για την κωδικοποίηση των ζωνών

```
library ieee;
use ieee.std_logic_1164.all;
entity alarm is
    port ( zone          : in std_logic_vector (1 to 8);
          intruder_zone   : out std_logic_vector(2 downto 0);
          valid          : out std_logic );
end entity alarm;
architecture eqn of alarm is
begin
    intruder_zone(2) <= zone(5) or zone(6) or zone(7) or zone(8);
    intruder_zone(1) <= zone(3) or zone(4) or zone(7) or zone(8);
    intruder_zone(0) <= zone(2) or zone(4) or zone(6) or zone(8);
    valid <= zone(1) or zone(2) or zone(3) or zone(4) or zone(5)
              or zone(6) or zone(7) or zone(8);
end architecture eqn;
```

Ζώνη	Κωδική λέξη
Zone 1	0, 0, 0
Zone 2	0, 0, 1
Zone 3	0, 1, 0
Zone 4	0, 1, 1
Zone 5	1, 0, 0
Zone 6	1, 0, 1
Zone 7	1, 1, 0
Zone 8	1, 1, 1

↑
intruder_zone

VHDL – Κωδικοποίηση

Παράδειγμα (3/3) – Κωδικοποιητής προτεραιότητας (2^η υλοποίηση)


Conditional signal assignment



```
architecture priority_1 of alarm is
begin
    intruder_zone <= "000" when zone(1) = '1' else
                        "001" when zone(2) = '1' else
                        "010" when zone(3) = '1' else
                        "011" when zone(4) = '1' else
                        "100" when zone(5) = '1' else
                        "101" when zone(6) = '1' else
                        "110" when zone(7) = '1' else
                        "111" when zone(8) = '1' else
                        "000";

    valid <= zone(1) or zone(2) or zone(3) or zone(4)
             or zone(5) or zone(6) or zone(7) or zone(8);
end architecture priority_1;
```

VHDL – Αποκωδικοποίηση



- Ο αποκωδικοποιητής εξάγει σήματα ελέγχου από ένα δυαδικά κωδικοποιημένο σήμα
 - Ένα σήμα ανά κωδική λέξη
 - Το σήμα ελέγχου είναι 1 όταν η είσοδος έχει την αντίστοιχη κωδική λέξη, διαφορετικά 0

VHDL – Αποκωδικοποίηση

One Hot Decoder (2 είσοδοι – 4 έξοδοι)

```
library ieee; use ieee.std_logic_1164.all;
entity decoder4 is
port (a: in std_logic_vector(1 downto 0);
      y: out std_logic_vector(3 downto 0));
end entity decoder4 ;
architecture sel_arch of decoder4 is
begin
    with a select y <=
        "0001" when "00",
        "0010" when "01",
        "0100" when "10",
        "1000" when "11",
        "0000" when others;
```

For simulation, you don't want to enumerate all 77 (81-4) meta-values of std_logic..
For synthesis, it is ignored...

Selected signal assignment


```
library ieee; use ieee.std_logic_1164.all;
entity decoder4 is
port (a: in std_logic_vector(1 downto 0);
      y: out std_logic_vector(3 downto 0));
end entity decoder4 ;
architecture case_arch of decoder4 is
begin
    process (a)
    begin
        case a is
            when "00" => y<= "0001";
            when "01" => y<= "0010";
            when "10" => y<= "0100";
            when "11" => y<= "1000";
            when others => y<= "0000";
        end case;
    end process;
end case_arch;
```

Combinational Process with Case Statement

VHDL – Αποκωδικοποίηση

BCD Decoder (1/2)

- Αποκωδικοποιεί τον κώδικα BCD (binary coded decimal) για να οδηγήσει μια οθόνη (LED ή LCD) 7 τμημάτων
 - Τμήματα: (g, f, e, d, c, b, a)



- Κώδικας BCD: Δυαδικά κωδικοποιημένοι δεκαδικοί
 - Κώδικας 4 bit για τα δεκαδικά ψηφία

0: 0000	1: 0001	2: 0010	3: 0011	4: 0100
5: 0101	6: 0110	7: 0111	8: 1000	9: 1001

VHDL – Αποκωδικοποίηση

BCD Decoder (2/2)

```
library ieee; use ieee.std_logic_1164.all;  
entity seven_seg_decoder is  
    port ( bcd    : in std_logic_vector (3 downto 0);  
          blank  : in std_logic;  
          seg     : out std_logic_vector (7 downto 1) );  
end entity seven_seg_decoder;
```

```
architecture behavior of seven_seg_decoder is  
    signal seg_tmp : std_logic_vector (7 downto 1);  
begin  
    with bcd select  
        seg_tmp <= "0111111" when "0000", -- 0  
                  "0000110" when "0001", -- 1  
                  "1011011" when "0010", -- 2  
                  "1001111" when "0011", -- 3  
                  ...  
                  "1101111" when "1001", -- 9  
                  "1000000" when others; -- "-"  
    seg <= "0000000" when blank = '1' else seg_tmp;  
end architecture behavior;
```

Selected signal assignment



VHDL – Extra Packages

Αρχεία

**library STD;
STD.textio.all**

Reading and writing types: bit, bit_vector, integer, character, string

**library IEEE;
IEEE.std_logic_textio.all**

Reading and writing types: **std_logic**, **std_logic_vector**

Χρειάζονται και τα 2 πακέτα.
Δεν είναι synthesizable
Μόνο σε προσομοίωση

Ορίζονται δύο νέοι τύποι για την αλληλεπίδραση με αρχεία: **files**, **lines**

VHDL – Package textio

Type : file

file file_handle : <file_type> open <file_mode> is <"filename">;

file Fout: TEXT open WRITE_MODE is "output_file.txt";

file Fin: TEXT open READ_MODE is "input_file.txt";

Η δήλωση γίνεται σε process ανάμεσα στο
is και το begin

<file_type>: Περιγράφει την πληροφορία που περιέχει το αρχείο.

TEXT: Περιέχει ακολουθία χαρακτήρων

INTF: Περιέχει προσημασμένους αριθμούς των 32bit

VHDL – Package textio

Type : line

variable <line_variable_name> : line;

Αποθηκεύει μία γραμμή που **διαβάζουμε** από ένα αρχείο ή μια γραμμή που θέλουμε να **γράφουμε** σε αρχείο. Είναι variable και όχι signal γιατί θέλουμε η εντολή να εκτελεστεί άμεσα.

Δύο συναρτήσεις για μεταφορά δεδομένων

readline(<file_handle>, <line_variable_name>);

writeline(<file_handle>, <line_variable_name>);

Διάβασμα/εγγραφή από/σε αρχείο

writeline(**OUTPUT**, <line_variable_name>);

OUTPUT: Δεσμευμένο <file handler> για το STD_OUT του υπολογιστή (στην περίπτωσή μας **Tcl Console**)

Οι γραμμές διαβάζονται (**readline**) η μία μετά την άλλη σειριακά. Πρώτα η 1^η γραμμή, ύστερα η 2^η, κλπ, μέχρι να φτάσουμε στο τέλος του αρχείου. Αυτό το βρίσκουμε με τη συνάρτηση **endfile()** που επιστρέφει **true** αν είμαστε στο τέλος του αρχείου. Η **readline** διαβάζει την **επόμενη** γραμμή.

Με τη **writeline** προσθέτουμε γραμμές σειριακά στο αρχείο.

VHDL – Package textio

Type : line

Δύο συναρτήσεις για να διαβάσουμε (**read**) τα περιεχόμενα μιας γραμμής μεταφορά δεδομένων ή βάλουμε δεδομένα (**write**) σε μια γραμμή.

read(<line_variable_name>, <destination_variable>);

write(<line_variable_name>, <source_variable>);

Read

Οι γραμμές θεωρούνται ως space-delimited, δηλαδή μέχρι να βρεθεί κενό θεωρείται μία τιμή. Αν π.χ. μία γραμμή έχει τρεις τιμές `std_logic_vector`, θα πρέπει να χρησιμοποιήσουμε τρεις φορές τη `read`. Η <destination_variable> θα πρέπει να είναι ίδιου τύπου και μεγέθους με την πληροφορία που υπάρχει στη γραμμή του αρχείου.


Write

Η <source_variable> θεωρείται ότι είναι τύπου `bit`, `bit_vector`, `integer`, `std_logic`, ή `std_logic_vector`. Αν θέλουμε να γράψουμε `string` θα πρέπει να χρησιμοποιήσουμε τη συνάρτηση `string`: `string' <"characters. . .">`.

Σε μια γραμμή μπορεί να υπάρχουν δεδομένα διαφορετικών τύπων

VHDL – Ακολουθιακά Κυκλώματα

- Οι έξοδοι Q_t (τιμή εξόδου τη χρονική στιγμή t) των ακολουθιακών κυκλωμάτων εξαρτώνται όχι μόνο από τις τρέχουσες τιμές των εισόδων, αλλά και από τις προηγούμενες τιμές των εξόδων Q_{t-1} . Στο κύκλωμα αυτό εμφανίζετε ως ανάδραση
- Έχουν μνήμη (κατάσταση-state). Για N αποθηκευμένες καταστάσεις το κύκλωμα χρειάζεται από $\log_2 N$ έως και N bit.
- Οι έξοδοι είναι συνάρτηση των εισόδων και της αποθηκευμένης κατάστασης.
- Συνήθως υπάρχει ρολόϊ CLK



3 Block


- Λογική επόμενης κατάστασης (συνδυαστικό)
- Καταχωρητής κατάστασης
- Λογική εξόδου (συνδυαστικό)

VHDL – Ακολουθιακά Κυκλώματα

S-R Latch (1^η έκδοση)

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity sr_latch is
  Port (
    S : in STD_LOGIC; -- Set input
    R : in STD_LOGIC; -- Reset input
    Q : out STD_LOGIC; -- Q output
    Qn : out STD_LOGIC -- Q' (complement of Q) output
  );
end sr_latch;
```



```
architecture Behavioral of sr_latch is
begin
  process(S, R)
  begin
    if S = '1' and R = '0' then
      Q <= '1';
      Qn <= '0';
    elsif S = '0' and R = '1' then
      Q <= '0';
      Qn <= '1';
    elsif S = '0' and R = '0' then -- No action, keep values
    else -- Invalid state (S = '1' and R = '1')
      Q <= '0'; -- Intermediate state
      Qn <= '0';
    end if;
  end process;
end Behavioral;
```

Πίνακας Αλήθειας


S	R	Q	$\bar{Q}$
0	0	Q_{prev}	$\bar{Q}_{prev}$
0	1	0	1
1	0	1	0
1	1	0	0

VHDL – Ακολουθιακά Κυκλώματα

S-R Latch (2^η έκδοση)

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity sr_latch is
  Port (
    S : in STD_LOGIC; -- Set input
    R : in STD_LOGIC; -- Reset input
    Q : out STD_LOGIC; -- Q output
    Qn : out STD_LOGIC -- Q' (complement of Q) output
  );
end sr_latch;
```



architecture Dataflow of sr_latch is

```
  signal Q_in  : STD_LOGIC := '0'; -- Internal feedback for Q
  signal Qn_in : STD_LOGIC := '1'; -- Internal feedback for Q'
```

```
begin
  -- Concurrent feedback logic
  Q_in  <= not (R or Q_in); -- Q feedback
  Qn_in <= not (S or Qn_in); -- Q' feedback

  -- Map internal signals to outputs
  Q <= Q_in;
  Qn <= Qn_in;
```

end Dataflow;


VHDL – Ακολουθιακά Κυκλώματα

D Latch

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity d_latch is
    Port (
        D : in STD_LOGIC; -- Data input
        CLK : in STD_LOGIC; -- Clock input
        Q : out STD_LOGIC; -- Output
        Qn : out STD_LOGIC -- Complementary output
    );
end d_latch;
```

CLK	D	D'	S	R	Q	$\bar{Q}$
0	X	X'	0	0	Q_{prev}	$\bar{Q}_{prev}$
1	0	1	0	1	0	1
1	1	0	1	0	1	0

architecture Behavioral of d_latch is
 signal Q_next : STD_LOGIC := '0'; -- Internal signal for Q
begin
 -- Latch behavior with concurrent assignments
 Q_next <= D when CLK = '1' else
 Q_next;
 Q <= Q_next; -- Assign internal signal to Q
 Qn <= not Q_next; -- Complementary output
end Behavioral;



VHDL – Ακολουθιακά Κυκλώματα

D Flip Flop



- Στοιχείο αποθήκευσης του 1 bit
- Άλλοι τύποι flip-flop
 - JK, T (toggle)

```
entity dff is
  port ( clk,d : in std_logic;
        q      : out std_logic);
end entity;
architecture beh of dff is
begin
  process (clk)
  begin
    if clk'event and clk = '1' then
      q <= d;
    end if;
  end process;
end beh;
```

Σε όλους τους VHDL compiler δημιουργεί F/F.

Δεν χρειάζεται else, θεωρεί ότι αν δεν έχουμε ανοδική ακμή του clk κρατά την προηγούμενη τιμή

Μόνο το clk στο sensitivity list





VHDL – Ακολουθιακά Κυκλώματα

D Flip Flop with Enable

- Η αποθήκευση ελέγχεται από την επιτρέψη (clock-enable)
 - Αποθηκεύει μόνο όταν $CE = 1$ σε μια ανοδική ακμή ρολογιού
- Το CE είναι μια σύγχρονη είσοδος ελέγχου

```
entity dff_en is
  port ( clk  : in std_logic;
        ce   : in std_logic;
        d    : in std_logic;
        q    : out std_logic);
end dff_en ;
architecture beh of dff_en is
begin
  process (clk)
  begin
    if clk'event and clk='1' then
      if ce='1' then
        q <= d;
      end if;
    end if;
  end process;
end beh;
```

Σύγχρονο: Πρώτα έλεγχος
για το clock





VHDL – Ακολουθιακά Κυκλώματα

D Flip Flop with Reset (σύγχρονο) και Enable

- Η είσοδος μηδενισμού (reset) θέτει την αποθηκευμένη τιμή στο 0
 - η είσοδος reset πρέπει να είναι σταθερή γύρω από την ανοδική ακμή του clk

```
entity dff_en_reset is
    port ( clk      : in std_logic;
          ce,reset  : in std_logic;
          d         : in std_logic;
          q         : out std_logic);
end dff_en ;
architecture beh of dff_en_reset is
begin
    process (clk)
    begin
        if clk'event and clk='1' then
            if reset = '1' then
                q <= '0';
            elsif ce = '1' then
                q <= d;
            end if;
        end if;
    end process;
end beh;
```




VHDL – Ακολουθιακά Κυκλώματα

D Flip Flop with Reset (ασύγχρονο)

- Η είσοδος μηδενισμού (reset) θέτει την αποθηκευμένη τιμή στο 0
 - το reset μπορεί να γίνει 1 οποιαδήποτε στιγμή, και το αποτέλεσμα είναι άμεσο
 - το συμπεριλαμβάνουμε στη λίστα ευαισθησίας (η διεργασία ανταποκρίνεται άμεσα σε αλλαγή)

```
entity dff_en_aset is
  port ( clk      : in std_logic;
         ce,reset : in std_logic;
         d        : in std_logic;
         q        : out std_logic);
end dff_en ;
architecture beh of dff_en_aset is
begin
  process (clk, reset)
  begin
    if reset = '1' then
      q <= '0';
    elsif clk'event and clk='1' then
      if ce = '1' then
        q <= d;
      end if;
    end if;
  end process;
end beh;
```




VHDL – Ακολουθιακά Κυκλώματα

Καταχωρητές (D Flip Flop με ασύγχρονο reset)

Αποθηκεύουν μια τιμή πολλών bit

- Ένα flip-flop D ανά bit
- Απαιτεί αλλαγή στο array data type
 - std_logic_vector



```
entity reg_reset is
    port (clk, reset: in std_logic;
          d: in std_logic_vector(7 downto 0);
          q: out std_logic_vector(7 downto 0)
    );
end reg_reset;

architecture beh of reg_reset is
begin
    process (clk, reset)
    begin
        if (reset='1') then
            q <= (others=>'0');
        elsif (clk'event and clk='1') then
            q <= d;
        end if;
    end process;
end beh;
```


Συντομογραφία του
όλα στο 0

VHDL – Ακολουθιακά Κυκλώματα

Pipelines (διοχέτευση)

Συνολική καθυστέρηση = $\text{Delay}_1 + \text{Delay}_2 + \text{Delay}_3$

Διάστημα μεταξύ των εξόδων > Συνολική καθυστέρηση



Περίοδος ρολογιού = $\max(\text{Delay}_1, \text{Delay}_2, \text{Delay}_3)$

Συνολική καθυστέρηση = $3 \times \text{περίοδος ρολογιού}$

Διάστημα μεταξύ των εξόδων = 1 περίοδος ρολογιού

VHDL – Ακολουθιακά Κυκλώματα

Συσσωρευτής (accumulator 1/2)

Αθροίστε μια ακολουθία.

Ένας νέος αριθμός (**data_in**) φτάνει σε κάθε ανοδική ακμή του clock.

Το άθροισμα (**data_out**) μηδενίζει με σύγχρονο reset

```
library ieee;
use ieee.std_logic_1164.all;use ieee.numeric_std.ALL;

entity accumulator is

port (
    clk :in std_logic;
    reset : in std_logic;
    data_in : in std_logic_vector(15 downto 0);
    data_out : out std_logic_vector(19 downto 0));

end entity accumulator;
```

VHDL – Ακολουθιακά Κυκλώματα

Συσσωρευτής (accumulator 2/2)


architecture rtl of accumulator is

```
signal sum, new_sum : signed(19 downto 0);
begin
  new_sum <= sum+resize(data_in, sum'length);
  reg: process (clk) is
  begin
    if rising_edge(clk) then
      if reset = '1' then
        sum <= (others => '0');
      else
        sum <= new_sum;
      end if;
    end if;
  end process reg;
  data_out <= std_logic_vector(sum);
end architecture rtl;
```

Συνδυαστικό
κύκλωμα
Εξόδου

Συνδυαστικό κύκλωμα
επόμενης κατάστασης

Εναλλακτικός τρόπος
για την ανοδική ακμή του
clk. Το `rising_edge` είναι
συνάρτηση για οποιοδήποτε
σήμα.



Συνδυαστικό κύκλωμα
Εξόδου

VHDL – Ακολουθιακά Κυκλώματα

Ολισθητές (shift registers 1/5)

Εκτελούν ολίσθηση (shift) στα δεδομένα του καταχωρητή. Παράδειγμα **Καταχωρητή ολίσθησης** με ασύγχρονη είσοδο reset, σειριακή είσοδο και παράλληλη έξοδο.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity ShiftRegister is
  Port (
    clk, reset : in std_logic;
    D : in std_logic;
    Q : out std_logic_vector(7 downto 0) );
end ShiftRegister;

architecture Behavioral of ShiftRegister is
  signal reg : std_logic_vector(7 downto 0);
begin
  process(clk, reset)
  ....
  end process;
  Q <= reg;
end Behavioral;
```

VHDL – Ακολουθιακά Κυκλώματα

Ολισθητές (shift registers 2/5)

Υλοποίηση με array concatenation

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity ShiftRegister is
  Port (
    clk, reset : in std_logic;
    D : in std_logic;
    Q : out std_logic_vector(7
downto 0) );
end ShiftRegister;
```

```
architecture Behavioral of ShiftRegister is
  signal reg : std_logic_vector(7 downto 0);
begin
  process(clk, reset)
  begin
    if reset = '1' then
      reg <= (others => '0'); -- Asynchronous reset
    elsif rising_edge(clk) then
      reg <= reg(6 downto 0) & D; -- Shift left and insert D at LSB
    end if;
  end process;

  Q <= reg;
end Behavioral;
```

VHDL – Ακολουθιακά Κυκλώματα

Ολισθητές (shift registers 3/5)

Υλοποίηση με array slices

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity ShiftRegister is
  Port (
    clk, reset : in std_logic;
    D : in std_logic;
    Q : out std_logic_vector(7
downto 0) );
end ShiftRegister;
```

```
architecture Behavioral of ShiftRegister is
  signal reg : std_logic_vector(7 downto 0);
begin
  process(clk, reset)
  begin
    if reset = '1' then
      reg <= (others => '0'); -- Asynchronous reset
    elsif rising_edge(clk) then
      reg(7 downto 1) <= reg(6 downto 0); -- Shift left using slice
      reg(0) <= D; -- Insert new bit at LSB
    end if;
  end process;

  Q <= reg;
end Behavioral;
```

VHDL – Ακολουθιακά Κυκλώματα

Ολισθητές (shift registers 4/5)

Υλοποίηση με for ... loop

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity ShiftRegister is
  Port (
    clk, reset : in std_logic;
    D : in std_logic;
    Q : out std_logic_vector(7 downto
0) );
end ShiftRegister;
```

```
architecture Behavioral of ShiftRegister is
  signal reg : std_logic_vector(7 downto 0);
begin
  process(clk, reset)
  begin
    if reset = '1' then
      reg <= (others => '0'); -- Asynchronous reset
    elsif rising_edge(clk) then
      -- Shift using a for loop
      for i in 7 downto 1 loop
        reg(i) <= reg(i - 1);
      end loop;
      reg(0) <= D; -- Insert new bit at LSB
    end if;
  end process;
  Q <= reg;
end Behavioral;
```

VHDL – Ακολουθιακά Κυκλώματα

Ολισθητές (shift registers 5/5)

4-stage – 8bit Shift Register

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity FourStageEightBitShifter is
  Port (
    clk : in std_logic;
    reset : in std_logic;
    D : in std_logic_vector(7 downto 0);
    Q0 : out std_logic_vector(7 downto 0); -- Stage 0
    Q1 : out std_logic_vector(7 downto 0); -- Stage 1
    Q2 : out std_logic_vector(7 downto 0); -- Stage 2
    Q3 : out std_logic_vector(7 downto 0); -- Stage 3
  );
end FourStageEightBitShifter;

architecture Behavioral of FourStageEightBitShifter is
  signal stage0 : std_logic_vector(7 downto 0);
  signal stage1 : std_logic_vector(7 downto 0);
  signal stage2 : std_logic_vector(7 downto 0);
  signal stage3 : std_logic_vector(7 downto 0);
```

```
begin
  process(clk, reset) is
    begin
      if reset = '1' then
        stage0 <= (others => '0'); stage1 <= (others => '0');
        stage2 <= (others => '0'); stage3 <= (others => '0');
      elsif rising_edge(clk) then
        stage0 <= D;
        stage1 <= stage0;
        stage2 <= stage1;
        stage3 <= stage2;
      end if;
    end process;

    -- Outputs
    Q0 <= stage0;
    Q1 <= stage1;
    Q2 <= stage2;
    Q3 <= stage3;
  end Behavioral;
```

VHDL – Ακολουθιακά Κυκλώματα

Μετρητές (counters)

- Αποθηκεύουν την τιμή ενός απρόσημου ακεραίου
 - αυξάνουν ή μειώνουν την τιμή
- Χρησιμοποιούνται για να μετράνε πόσες φορές:
 - έχουν συμβεί κάποια γεγονότα
 - έχει επαναληφθεί ένα βήμα επεξεργασίας
- Χρησιμοποιούνται ως χρονομετρητές (timers)
 - μετράνε πόσα χρονικά διαστήματα έχουν περάσει καθώς αυξάνονται περιοδικά

VHDL – Ακολουθιακά Κυκλώματα

Μετρητές ασύγχρονοι

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity async_counter is
  Port (
    clk : in std_logic;
    reset : in std_logic;
    count : out std_logic_vector(4 downto 0)
  );
end entity async_counter;
```

```
architecture rtl of async_counter is
  signal count_reg : unsigned(4 downto 0) := (others => '0');
begin
```

```
  process (clk, reset)
  begin
    if reset = '1' then
      count_reg <= (others => '0');
    elsif rising_edge(clk) then
      if count_reg = 20 then
        count_reg <= (others => '0');
      else
        count_reg <= count_reg + 1;
      end if;
    end if;
  end process;

  count <= std_logic_vector(count_reg);

end architecture rtl;
```

Μετρητής από το 0
έως το 20. Επόμενη
τιμή από το 20 είναι
το 0.

VHDL – Ακολουθιακά Κυκλώματα

Δεκαδικός Μετρητής (σύγχρονος)

```
library IEEE; use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity decade_counter is
  Port (
    clk   : in std_logic;
    reset : in std_logic;
    counts : out std_logic_vector(3 downto 0)
  );
end entity decade_counter;
```

```
architecture rtl of decade_counter is
  signal count_reg : unsigned(3 downto 0) := (others => '0');
```

```
begin
  process (clk)
  begin
    if rising_edge(clk) then
      if reset = '1' then
        count_reg <= (others => '0');
      elsif count_reg = 9 then
        count_reg <= (others => '0');
      else
        count_reg <= count_reg + 1;
      end if;
    end if;
  end process;
  counts <= std_logic_vector(count_reg);
end architecture rtl;
```

Μετρητής από 0 έως
το 9. Επόμενη τιμή
από το 9 είναι το 0.

VHDL – Ακολουθιακά Κυκλώματα

Μετρητής με Περιοδικό Σήμα Ελέγχου

```
library IEEE; use IEEE.STD_LOGIC_1164.ALL;  
use IEEE.NUMERIC_STD.ALL;
```

```
entity periodic_control_counter is
```

```
  Port (  
    clk : in std_logic;  
    reset : in std_logic;  
    ctrl : out std_logic  
  );
```

```
end entity periodic_control_counter;
```

```
architecture rtl of periodic_control_counter is
```

```
  signal count_reg : unsigned(4 downto 0) := (others => '0');  
begin
```

```
  process (clk)
```

```
  begin
```

```
    if rising_edge(clk) then
```

```
      if reset = '1' then
```

```
        count_reg <= (others => '0');
```

```
      else
```

```
        count_reg <= count_reg + 1;
```

```
      end if;
```

```
    end if;
```

```
  end process;
```

```
  ctrl <= '1' when (count_reg = 4) or (count_reg = 12)
```

```
    else '0';
```

```
end architecture rtl;
```

Μετρητής από 0 έως
το 31. Επόμενη τιμή
από το 31 είναι το 0.

VHDL – Ακολουθιακά Κυκλώματα

Ασύγχρονος Μετρητής με φόρτωση

```
library IEEE; use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity sync_load_counter is
  Port (
    clk      : in std_logic;
    reset    : in std_logic;
    load     : in std_logic;
    load_value : in std_logic_vector(4 downto 0);
    counts   : out std_logic_vector(4 downto 0)
  );
end entity sync_load_counter;
architecture rtl of sync_load_counter is
  signal count_reg : unsigned(4 downto 0) := (others => '0');
begin
```

```
  process(clk, reset)
  begin
    if reset = '1' then
      count_reg <= (others => '0');
    elsif rising_edge(clk) then
      if load = '1' then
        count_reg <= unsigned(load_value);
      else
        count_reg <= count_reg + 1;
      end if;
    end if;
  end process;
  counts <= std_logic_vector(count_reg);
end architecture rtl;
```

Μετρητής από 0 έως το 31. Επόμενη τιμή από το 31 είναι το 0.

VHDL – Ακολουθιακά Κυκλώματα

Παράδειγμα


Τι κύκλωμα μοντελοποιεί ο κώδικας;

Πως υπολογίζεται η συχνότητα λειτουργίας του κυκλώματος μετά τη σύνθεση;

```
process (clk) is
begin
  if clk'event and clk='1' then
    if reset = '1' then
      q<='0';q1<='0';q2<='0';
    else
      q1<=a;
      q2<=b;
      q<=q1 and q2;
    end if;
  end if;
end process;
```

VHDL – Ακολουθιακά Κυκλώματα

Παράδειγμα



VHDL – Variables

test_proc: process (clk) is

variable a: std_logic;

begin

if rising_edge(clk) then

if reset='1' then

Out_1<='0';

else



a:=In_1;

Out_1<=a;

end if;

end if;

end process test_proc;



VHDL – Variables

test_proc: process (clk) is

variable a: std_logic;

begin

if rising_edge(clk) then

if reset='1' then

Out_1<='0';

else


Out_1<=a;

a:=In_1;

end if;

end if;

end process test_proc;



Περίληψη

- Loop, For/For Generate, While
- Procedure/Function
- Generic, Constant
- Κωδικοποίηση/Αποκωδικοποίηση
- Ακολουθιακά κυκλώματα
- Latches/Flip Flop/Registers
- Accumulator, counter, shifter,
- Διαβάστε τις παραγράφους 2.3.1, 4.1, 4.1.1, 4.1.2, 4.2 (θεωρία και VHDL) από Ashenden
- Διαβάστε τις παραγράφους 2.8.2, 3.1, 3.2, 3.3, 3.6, 4.4, 4.8, 5.2.5, 5.4.1, 5.4.2, 7.5 (ΟΧΙ το κομμάτι της VERILOG) από το βιβλίο των Harris.
- Διαβάστε τις παραγράφους 4.3, 4.4, 5.1-5.6, 5.9, 5.13, 12.8, 12.9.4, 12.10.1, 12.10.2, 12.10.5, 12.10.6, 12.10.7, 12.10.8, 12.10.9 από το βιβλίο των Brown-Vranesic.