

Έκδοση RISC_V 2025

Λογική Σχεδίαση

Καθηγητής Αντώνης Πασχάλης



dscal
DIGITAL SYSTEMS & COMPUTER ARCHITECTURE LABORATORY

Λογική σχεδίαση

- Θεωρία: Δρ. Αντώνης Πασχάλης
 - Καθηγητής Λογικής Σχεδίασης και Αρχιτεκτονικής
 - E-mail: paschalis@di.uoa.gr
- Εργαστήριο σε FPGA (προαιρετικό): Διονύσιος Βασιλόπουλος, ΕΔΙΠ
 - E-mail: denis@di.uoa.gr
- Πληροφορίες για το μάθημα θα βρείτε στο eclass:
<https://eclass.uoa.gr/courses/D13/>
 - Οι διαλέξεις του μαθήματος
(Νέα έκδοση RISC-V, 2025, 884 slides)
 - Λυμένες ασκήσεις
- Το εργαστήριο προσφέρει την κατανόηση των βασικών αρχών και πρακτικών της ψηφιακής λογικής, σύμφωνα με το αρχαίο κινέζικο ρητό:
 - “Ακούω και ξεχνώ,
βλέπω και θυμάμαι,
εφαρμόζω και κατανοώ (μαθαίνω)”

Λογική σχεδίαση

■ Μαθησιακοί στόχοι:

- Να μνησθούν βήμα-βήμα οι αμύητοι φοιτητές, χωρίς την αναγκαιότητα κάποιας πρότερης γνώσης, αρχικά στα αριθμητικά συστήματα και στις λογικές πύλες, κατόπιν στη συνδυαστική λογική και τέλος στην ακολουθιακή λογική
- Η μύηση συμπεριλαμβάνει και θεμελιώδεις γνώσεις προγραμματισμού στη *γλώσσα περιγραφής υλικού VHDL*
 - Σήμερα, η ανάπτυξη hardware είναι κυρίως προγραμματισμός
- Το ιδιαίτερο τελετουργικό μύησης στην ψηφιακή σχεδίαση, που ακολουθείται στο παρόν μάθημα, αφορά όλους τους φοιτητές που ενδιαφέρονται να εντρυφήσουν:
 - στην ανάπτυξη του υλικού και του λογισμικού υπολογιστικών και AI συστημάτων, τηλεπικοινωνιακών και δικτυακών συστημάτων, και συστημάτων ψηφιακής επεξεργασίας σήματος και πληροφοριών
 - στην επιστήμη και τεχνολογία των υπολογιστών

Λογική σχεδίαση


- Προσδοκώμενα μαθησιακά αποτελέσματα
- Με την επιτυχή ολοκλήρωση του μαθήματος ο φοιτητής/η φοιτήτρια θα είναι σε θέση να:
 - περιγράφει τις αρχές και πρακτικές της συνδυαστικής και ακολουθιακής λογικής,
 - σχεδιάζει όλες τις βασικές μονάδες ενός ψηφιακού συστήματος στο επίπεδο της λογικής σχεδίασης,
 - αναλύει τον χρονισμό των ψηφιακών συστημάτων,
 - περιγράφει τις σύγχρονες διατάξεις μνήμης και λογικής,
 - κατέχει βασική γνώση προγραμματισμού σε γλώσσα περιγραφής υλικού (VHDL)
 - κυρίως μέσω των εργαστηριακών ασκήσεων σε τεχνολογία FPGA

Λογική σχεδίαση

■ Βιβλιογραφία

- *ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ ΚΑΙ ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΥΠΟΛΟΓΙΣΤΩΝ, ΕΚΔΟΣΗ RISC-V*
- *Κωδικός Βιβλίου στον Εύδοξο: 112705602*
- *Έκδοση: 1η/2025*
- *Συγγραφείς: SARAH L. HARRIS, DAVID MONEY HARRIS*
- *ISBN: 978-960-645-368-7*
- *Τύπος: Σύγγραμμα*
- *Διαθέτης (Εκδότης): ΕΚΔΟΣΕΙΣ ΚΛΕΙΔΑΡΙΘΜΟΣ ΕΠΕ*

+ Εκπαιδευτικό Υλικό στο e-class



Γιατί επιλέξαμε να μεταφράσουμε το βιβλίο των S.L. Harris και D.M. Harris με τίτλο «Ψηφιακή Σχεδίαση και Αρχιτεκτονική Υπολογιστών – Έκδοση RISC-V» ;

- Θεμελιώνονται με μοναδικό τρόπο όλες οι βασικές αρχές και σύγχρονες πρακτικές της ψηφιακής σχεδίασης και αρχιτεκτονικής υπολογιστών από την οπτική γωνία του σχεδιαστή ψηφιακών συστημάτων
- Χρησιμοποιεί την ψηφιακή σχεδίαση ως εφαλτήριο για την ολοκληρωμένη και λεπτομερή παρουσίαση της διαδικασίας σχεδίασης ενός απλού, σύγχρονου και με συνεχώς αυξανόμενη ραγδαία δημοφιλία επεξεργαστή αρχιτεκτονικής RISC, του επεξεργαστή RISC-V (5^η Αρχιτεκτονική RISC του Berkeley)
- Η αρχιτεκτονική του RISC-V ξεχωρίζει επειδή είναι μία **αρχιτεκτονική ανοικτού πηγαίου κώδικά** που την καθιστά συνεχώς επεκτάσιμη (διαθέτει ακόμα και συμπιεσμένες εντολές μεγέθους 16 bit), με πρακτικό αποτέλεσμα την ελεύθερη χρήση της τα τελευταία χρόνια σε πληθώρα εφαρμογών, ακόμη και διαστημικών, χωρίς ωστόσο να υπολείπεται σε δυνατότητες (λόγω των επεκτάσεών της) συγκριτικά με άλλες επιτυχημένες εμπορικές αρχιτεκτονικές, όπως οι MIPS, ARM και x86.
- Σε όλη την έκταση του βιβλίου παρουσιάζονται σε βάθος τα πιο σημαντικά θέματα που συνδέουν τη ψηφιακή σχεδίαση και την αρχιτεκτονική υπολογιστών με τις προκλήσεις που καλείται να αντιμετωπίσει στην πράξη ο σημερινός σχεδιαστής πολύπλοκων ψηφιακών συστημάτων.

Προγραμματιζόμενες από τον χρήστη διατάξεις πυλών (Field Programmable Gate Arrays - FPGA)

- Οδηγούν τις εξελίξεις στην υλοποίηση αλγορίθμων στο υλικό
- Παρέχουν δυνατότητα σχεδίασης **VLSI κυκλωμάτων χαμηλού κόστους** στο πεδίο, με τη χρήση σχετικά φθηνών εργαλείων λογισμικού (CAD)
 - *κόστος ανεκτό από μικρές εταιρείες που δραστηριοποιούνται στην ανάπτυξη επιταχυντών υλικού και γενικότερα πυρήνων IP*
- Είναι **επαναπρογραμματιζόμενες** και **επαναδιατάξιμες** (ολικώς ή μερικώς) ακόμα και κατά τη διάρκεια της κανονικής λειτουργίας
 - Παρέχουν **μεγάλη ευελιξία** στη σχεδίαση ψηφιακών συστημάτων
- Διαθέτουν **ενσωματωμένες μνήμες, πολλαπλασιαστές, ειδικές μονάδες για ψηφιακή επεξεργασία σήματος, εισόδους/εξόδους υψηλών ταχυτήτων, μετατροπείς δεδομένων (όπως ADC, DAC, RF),** ακόμα και **πυρήνες επεξεργαστών ή μηχανές AI** σε νέες τεχνολογίες
- Η γενικότερη τεχνολογική εξέλιξη σε θέματα κόστους, αποδόσεων, κατανάλωσης ισχύος και αξιοπιστίας έχει σαν αποτέλεσμα οι σύγχρονες διατάξεις FPGA να χρησιμοποιούνται ευρέως σε **εμπορικές, βιομηχανικές, αμυντικές και διαστημικές εφαρμογές**

Επιταχυντές Υλικού για ψηφιακά συστήματα υψηλής απόδοσης σε τεχνολογία FPGA


■ Κανόνας 90/10

- Συχνά, το **90% του χρόνου εκτέλεσης** και της κατανάλωσης ισχύος ενός προγράμματος δαπανάται **από το 10% του κώδικα**
- Μικρά κομμάτια μιας εφαρμογής αποτελούν το **bottleneck της απόδοσης**
 - Αφορούν κυρίως επεξεργασία δεδομένων χωρίς πολύπλοκο έλεγχο (dataflow processing), όπως επεξεργασία και συμπίεση εικόνας 3D και βίντεο, κρυπτογραφία, μηχανική μάθηση, κλπ.
- Οι **επεξεργαστές γραφικών (GPUs)** επιταχύνουν σημαντικά το κρίσιμο μέρος της εφαρμογής που υλοποιεί αλγορίθμους με διανυσματικές πράξεις που εκτελούνται παράλληλα χωρίς εξαρτήσεις δεδομένων
- Οι **επιταχυντές υλικού** (ως **πυρήνες IP σε τεχνολογία FPGA**) επιταχύνουν σημαντικά το κρίσιμο μέρος της εφαρμογής που υλοποιεί σύνθετους αλγορίθμους με εξαρτήσεις δεδομένων
- Οι **πυρήνες επεξεργαστών (CPUs)** υλοποιούν τα λιγότερο κρίσιμα μέρη με τεχνικές παράλληλης επεξεργασίας

Επιταχυντές Υλικού για ψηφιακά ενσωματωμένα συστήματα υψηλής απόδοσης σε τεχνολογία FPGA

- Η τεχνολογική εξέλιξη που αλλάζει την κλασσική προσέγγιση του **υλικού** και τα όρια της **συ-σχεδίασης υλικού-λογισμικού**
 - προγραμματιζόμενη λογική (για πυρήνες IP) + μνήμες + επεξεργαστές ARM + επεξεργαστές γραφικών + έτοιμοι επιταχυντές υλικού + συνδεσιμότητα υψηλής ταχύτητας σε ένα τσιπ (**AMD XILINX Multi-Processing System on Chip**)!
 - Το ενσωματωμένο λογισμικό μπορεί να εκτελεστεί από την SRAM στο FPGA
 - Λύση ενός τσιπ μειωμένου κόστους που αποφεύγει το κόστος ανάπτυξης νέου ASIC

Zynq® UltraScale+™ MPSoCs: EV Block Diagram





Επιταχυντές Υπολογισμού AI για ψηφιακά ενσωματωμένα συστήματα υψηλής απόδοσης σε τεχνολογία FPGA


■ Η τεχνολογική εξέλιξη που αλλάζει τα όρια της **συμπερασματολογίας*** στην τεχνητή νοημοσύνη (AI)

- Είναι προσαρμόσιμη σε εξελισσόμενους αλγόριθμους τεχνητής νοημοσύνης
- Συνδυάζει AI Engines, DSP Engines, Adaptable Engines (π.χ για συμπιεσμένα νευρωνικά δίκτυα), προγραμματιζόμενη λογική και επεξεργαστές ARM (*AMD XILINX Versal Adaptive System on Chip*)!
- Διαθέτει προγραμματιζόμενο δίκτυο σε τσιπ και διεπαφές υψηλής ταχύτητας
- Διασφαλίζει βελτιστοποιημένη συνδεσιμότητα με το Κέντρο Δεδομένων

* Είναι η διαδικασία όπου ένα εκπαιδευμένο μοντέλο μηχανικής μάθησης χρησιμοποιεί τις γνώσεις που έχει μάθει για να κάνει προβλέψεις ή να πάρει αποφάσεις σχετικά με νέα, άγνωστα δεδομένα.



Συ-σχεδίαση υλικού-λογισμικού στα σύγχρονα ψηφιακά ενσωματωμένα συστήματα




Τα ψηφιακά συστήματα βρίσκονται παντού!

- Ψηφιακές συσκευές καταναλωτών (consumer electronics):

1960




1980




Τα ψηφιακά συστήματα βρίσκονται παντού!


- Μερικά παραδείγματα από την αεροδιαστημική:



Adaptive image & video
processing/compression



Earth observation and
hyperspectral imaging




Internet of space
and navigation




Τα ψηφιακά συστήματα βρίσκονται παντού!

- Μερικά παραδείγματα από την ιατρική:



Τα ψηφιακά συστήματα βρίσκονται παντού!



- Μερικά παραδείγματα από την αυτοκινητοβιομηχανία (AI, IoT):




Τα ψηφιακά συστήματα βρίσκονται παντού!

- Μερικά παραδείγματα από την ψηφιακή βιομηχανία:

INDUSTRY 4.0 FRAMEWORK - THE DIGITAL TECHNOLOGIES



Robotics automation and machine learning @ industry



Big data analytics and machine learning @ data centers

ΕΚΠΑ: Εργαστήριο Ψηφιακών Συστημάτων και Αρχιτεκτονικής Υπολογιστών (DSCAL)

Διαστημικές Τεχνολογίες Αιχμής Designed in GR 2009-2025

- System-On-Chip (SoC) Dependable and Adaptable Payload Data Processing Units
- High-Speed Data Chain for “smart” next-generation payloads (EO, optical/RF com, SAR)
- State-of-the-art in data-rate performance HW accelerators, as IP cores, in FPGA technology (space grade and COTS) according to ECSS-Q-ST-60-02C and ECSS-E-ST-20-40C
- Συμμετοχή σε 2 μεγάλες διαστημικές αποστολές από το 2009 (ESA PROBA-3, ESA TRUTHS)
- Συμμετοχή σε 5 διαστημικές αποστολές του Εθνικού Προγράμματος Μικροδορυφόρων
- Technology Readiness Level (TRL) 9 (πλήρης τεχνολογική ωριμότητα – Flight heritage)

Professor Antonios Paschalis

Dept. of Informatics and Telecommunications
DSCAL Director and Space Technology Head (paschalis@di.uoa.gr)

Associate Professor Nektarios Kranitis



Dept. of Aerospace Science and Technology
DSCAL Affiliate Member (nkran@aerospace.uoa.gr)

DSCAL: Συμμετοχή σε 7 διαστημικές αποστολές

- **ESA PROBA-3 Giant Coronagraph System (2009-2025) - COMPLETED**
 - Phases A/B/C/D/E1 – Formation Fly of two satellites
 - Image Data Compression Algorithm and HW Accelerator (IP core in FPGA technology)
 - **Flight heritage, TRL=9@2024 (DSCAL/CBK/CSL)** – Launch 5 Dec. 2024, IOCR June 2025
- **ESA TRUTHS (2021-2026)**
 - Phase A/B1 (extended to Phases B2/advanced C)
 - CCSDS 123.0-B-2 Low-Complexity Lossless and Near-Lossless Multispectral and Hyperspectral Image Compression (participation in **Payload Processing Unit (PPU) implementation**)
 - Now@TRL=4 (DSCAL/ISD/AIRBUS)
- **ERMIS Hellenic CubeSat Demonstration Mission (2023-2026)**
 - Phase A/B/C/D/E1/E2)
 - IOD/IOV of Payload Data Processing Unit designed in Greece (SW/FW)
 - IOD/IOV of State-of-the-art **FPGA accelerators** of CCSDS algorithms:
 - CCSDS 123.0-B-2 lossless and near-lossless hyperspectral image compression,
 - CCSDS 122.0-B-2 image data compression
 - CCSDS 142.0-B-2 O3K LDPC channel-coding for optical communications
 - Now@TRL=6 (DSCAL/DAST)



**Built in a GOMSpace
NanoMind HP MK3**




DSCAL: Διαστημικές τεχνολογίες αιχμής

■ Portfolio of State-of-the-art HW accelerators, as IP Cores

Targeting space-grade FPGA (V5QV, KU060, RTG4) and COTS (i.e. Zynq 7000)


- *CCSDS 123.0-B-1/2 Lossless/Near Lossless Multi-/Hyperspectral Image Compression*
 - Novel scalable, parallel and high-throughput compression architecture 6 Cores => 25 Gbps
 - Hybrid Entropy Encoder (World's first implementation)
 - Integrated in ABDS-SAS KUP Board (H2020 Hi-SIDE Project)
 - Novel SAR compression
- *CCSDS 121.0-B-1 Image Data Compression enhanced for 2D images*
- *CCSDS 122.1 Transform based Multi-/Hyperspectral Image Compression*
 - World's first implementation
- *CCSDS 121.0-B-2 Lossless Data Compression*
- *CCSDS 131.1-0-2 Low-Density Parity-Check (LDPC) codes (C2, AR4JA)*
- *CCSDS 131.5-0-1 Packet-Level Erasure Coding*
- *CCSDS 142.0-B-2 O3K LDPC channel-coding*
- *CCSDS 352.0-B-2 Cryptographic Algorithms AES-GCM 256*



ESA PROBA-3 Giant Coronagraph System (2009-2025)

- Image Data Compression Algorithm and HW Accelerator (IP core in FPGA)
- Based on CCSDS 121 Lossless Data Compression enhanced for 2D images


Overview of ASPIICS Coronagraph Instrument




ASPIICS Coronagraph Control Box





ASPIICS Image Data Compression



First coronagraph image after IOV



Solar corona viewed by PROBA-3 ASPIICS The Sun and its corona viewed by PROBA-2/3 SOHO



Διαστημικό πρόγραμμα ERMIS του ΕΚΠΑ



Διαστημική Αποστολή ERMIS 3 Νανοδορυφόροι 'Made in Greece'

Το διαστημικό πρόγραμμα ERMIS (Hellenic Cubesat Demonstration Mission) με την κατασκευή 3 CubeSats στο ΕΚΠΑ έχει σαν στόχο να πιστοποιήσει νέες, καινοτόμες διαστημικές τεχνολογίες και εφαρμογές, όπως: επικοινωνίες IoT/5G, δια-δορυφορικές συνδέσεις (ERMIS-1/2, 6U, 10Kg), επεξεργασία εικόνας σε τροχιά με χρήση επιταχυντών υλικού για αλγόριθμους συμπίεσης υπερφασματικών εικόνων και κωδικοποίηση οπτικού καναλιού σύμφωνα με τα διαστημικά πρότυπα CCSDS, αλγόριθμοι αυτομάτου ελέγχου για την παρατήρηση και τον έλεγχο της ακριβούς θέσης του δορυφόρου, οπτικές επικοινωνίες με Laser στο 1Gbps και σύνδεση του δορυφόρου με τον οπτικό διαστημικό σταθμό εδάφους στον Χελμό, καθώς και υπερφασματική τηλεπισκόπηση με ακρίβεια 5m για διαστημικές εφαρμογές εθνικού ενδιαφέροντος, όπως για παράδειγμα έξυπνη γεωργία (ERMIS-3, 8U, 12Kg). Εκτόξευση: Φεβρουάριος 2026. Συντονίζει το Τμήμα Αεροδιαστημικής Επιστήμης & Τεχνολογίας του Εθνικού και Καποδιστριακού Πανεπιστημίου Αθηνών.

Κεφάλαιο *1*

Εισαγωγή στη ψηφιακή σχεδίαση και τεχνολογία (από το μηδέν στο ένα)

Καθηγητής Αντώνης Πασχάλης



dscal
DIGITAL SYSTEMS & COMPUTER ARCHITECTURE LABORATORY

Περιεχόμενα κεφαλαίου 1

- Διαχείριση πολυπλοκότητας υπολογιστικών συστημάτων
- Ψηφιακή «αφαίρεση»
- Αναπαράσταση αριθμών σε δυαδική μορφή
- Πράξεις (+, -) μεταξύ δυαδικών αριθμών
- Αθροιστές - Αφαιρέτες
- Λογικές πύλες
- Λογικά επίπεδα – Περιθώρια θορύβου
- Τρανζίστορ CMOS – Μοντέλο διακοπών – CMOS πύλες
- Κατανάλωση ισχύος

Οι παρουσιάσεις βασίζονται στο βιβλίο με τίτλο «Ψηφιακή σχεδίαση και αρχιτεκτονική υπολογιστών – Έκδοση RISC-V» των Sarah L. Harris & David Money Harris. Τίτλοι με κόκκινο υποδηλώνουν εκπαιδευτικό υλικό πέραν αυτού του βιβλίου.

Διαχείριση Πολυπλοκότητας


- Για την κατασκευή ενός μικροεπεξεργαστή χρειάζεται πολύ **μεγάλος αριθμός τρανζίστορ** (πάνω από 1 δισεκατομμύριο)
 - *Η κατανόηση του είναι αδύνατη χωρίς να γίνεται διαχείριση της πολυπλοκότητας*
- Τρόποι **διαχείρισης της πολυπλοκότητας**
 - *Αφαίρεση (Abstraction)*
 - *Πειθαρχία (Discipline)*
 - *Τα τρία «Α»*
 - **Ιεραρχία** (hierarchy),
 - **Τμηματικότητα** (modularity)
 - **Κανονικότητα** (regularity)

Αφαίρεση (Abstraction)

- Η **αφαίρεση** είναι μία τεχνική διαχείρισης της πολυπλοκότητας
 - Πληροφορίες οι οποίες **δεν είναι σημαντικές** πρέπει να αποκρύπτονται
- Παραδείγματα αφαίρεσης:
 - Η Ελλάδα χωρίζεται σε νομούς
 - Κάθε νομός έχει έναν αριθμό πόλεων
 - Ένας πολιτικός στην προεκλογική του εκστρατεία θα εστιάσει την προσοχή του στο πως θα ψηφίσει **ο νομός σαν σύνολο και όχι στις επιμέρους ψήφους της κάθε πόλης**

Επίπεδα Αφαίρεσης Υ/Σ*



- **1^ο επίπεδο:** η κίνηση των ηλεκτρονίων
 - Η κίνησή τους περιγράφεται στις εξισώσεις Maxwell και την κβαντική μηχανική
- **2^ο επίπεδο:** οι ηλεκτρονικές διατάξεις από τις οποίες ένα σύστημα κατασκευάζεται, π.χ., τρανζίστορ, δίοδοι, κλπ.
 - Οι διατάξεις αυτές διαθέτουν καλώς ορισμένα σημεία σύνδεσης που ονομάζονται **τερματικά σημεία** και περιγράφονται από την **σχέση μεταξύ τάσης και ρεύματος**
 - Μπορούμε να αγνοήσουμε τα μεμονωμένα ηλεκτρόνια



*Υ/Σ: υπολογιστικό σύστημα



Επίπεδα Αφαίρεσης Υ/Σ

- **3^ο επίπεδο:** τα αναλογικά κυκλώματα
 - Παίρνουν ως είσοδο και δημιουργούν σαν έξοδο **ένα συνεχές εύρος τιμών τάσης**
 - Η σύνδεση τους μπορεί να παράξει ηλεκτρονικά κυκλώματα όπως οι ενισχυτές και τα φίλτρα
- **4^ο επίπεδο:** τα ψηφιακά κυκλώματα
 - Περιορίζουν τις τάσεις/εισόδους σε **διακριτό εύρος τιμών** το οποίο θα αντιστοιχούμε σε 0 και 1 και παράγουν αντίστοιχες εξόδους
 - Η πιο απλή κατηγορία των ψηφιακών κυκλωμάτων είναι οι **λογικές πύλες**
- **5^ο επίπεδο:** η λογική σχεδίαση
 - Με την βοήθεια των λογικών πυλών, κατασκευάζονται πιο **σύνθετες δομές**, όπως οι αθροιστές και οι μνήμες

Λογική		Αθροιστές Μνήμες
Ψηφιακά κυκλώματα		Πύλες AND Πύλες NOT
Αναλογικά κυκλώματα		Ενισχυτές Φίλτρα
Διατάξεις		Τρανζίστορ Δίοδοι
Φυσική		Ηλεκτρονία





Επίπεδα Αφαίρεσης Υ/Σ

- **6^ο επίπεδο:** η μικροαρχιτεκτονική
 - Συνδέει τα επίπεδα που σχετίζονται με τη λογική και την αρχιτεκτονική
 - Περιλαμβάνει τον **συνδυασμό ψηφιακών κυκλωμάτων** με στόχο την εκτέλεση των εντολών που ορίζονται από το επίπεδο της αρχιτεκτονικής
 - Πολλές μικροαρχιτεκτονικές με **διαφορετικούς συμβιβασμούς** σε κόστος, επιδόσεις και κατανάλωση ισχύος υλοποιούν την ίδια αρχιτεκτονική
- **7^ο επίπεδο:** η αρχιτεκτονική
 - περιγράφει έναν υπολογιστή από την **οπτική γωνία του προγραμματιστή**
 - Η INTELx86 ορίζεται από ένα σύνολο εντολών και καταχωρητών που μπορεί να χρησιμοποιήσει ο προγραμματιστής

Αρχιτεκτονική		Εντολές Καταχωρητές
Μικρο-αρχιτεκτονική		Διαδρομές δεδομένων Ελεγκτές
Λογική		Αθροιστές Μνήμες
Ψηφιακά κυκλώματα		Πύλες AND Πύλες NOT
Αναλογικά κυκλώματα		Ενισχυτές Φίλτρα
Διατάξεις		Τρανζίστορ Δίοδοι
Φυσική		Ηλεκτρόνια

Επίπεδα Αφαίρεσης Υ/Σ

- 8^ο επίπεδο: το λειτουργικό σύστημα
 - Διαχειρίζεται λειτουργίες *χαμηλού επιπέδου*, όπως
 - Προσπέλαση σκληρού δίσκου
 - Διαχείριση μνήμης
- 9^ο επίπεδο: το λογισμικό εφαρμογών
 - Εκμεταλλεύεται τις δυνατότητες του λειτουργικού συστήματος για να λύσει ένα πρόβλημα για λογαριασμό του χρήστη
- Η δύναμη της αφαίρεσης:
 - Σερφάρουμε στο διαδίκτυο χωρίς να νοιαζόμαστε για τις κβαντικές ταλαντώσεις των ηλεκτρονίων

Λογισμικό εφαρμογών		Προγράμματα
Λειτουργικά συστήματα		Προγράμματα οδήγησης διατάξεων/συσκευών
Αρχιτεκτονική		Εντολές Καταχωρητές
Μικρο-αρχιτεκτονική		Διαδρομές δεδομένων Ελεγκτές
Λογική		Αθροιστές Μνήμες
Ψηφιακά κυκλώματα		Πύλες AND Πύλες NOT
Αναλογικά κυκλώματα		Ενισχυτές Φίλτρα
Διατάξεις		Τρανζίστορ Δίοδοι
Φυσική		Ηλεκτρόνια

Επίπεδα Αφαίρεσης Υ/Σ

Λογισμικό εφαρμογών		Προγράμματα
Λειτουργικά συστήματα		Προγράμματα οδήγησης διατάξεων/συσκευών
Αρχιτεκτονική		Εντολές Καταχωρητές
Μικρο-αρχιτεκτονική		Διαδρομές δεδομένων Ελεγκτές
Λογική		Αθροιστές Μνήμες
Ψηφιακά κυκλώματα		Πύλες AND Πύλες NOT
Αναλογικά κυκλώματα		Ενισχυτές Φίλτρα
Διατάξεις		Τρανζίστορ Δίοδοι
Φυσική		Ηλεκτρόνια

Αρχιτεκτονική
Υπολογιστών

Ψηφιακή
Σχεδίαση

Ηλεκτρονική

Πειθαρχία

- Η **πειθαρχία** ορίζεται ως ο εσκεμμένος περιορισμός των σχεδιαστικών επιλογών ενός ατόμου με σκοπό την πιο παραγωγική εργασία σε ένα υψηλότερο επίπεδο αφαίρεσης
- Τα ψηφιακά κυκλώματα προτιμώνται από τα αναλογικά επειδή είναι **πιο εύκολα στην σχεδίασή τους** και έχουν τελικά **καλύτερες επιδόσεις** από τα αντίστοιχα αναλογικά συστήματα σε πολλές εφαρμογές, όπως:
 - Ψηφιακές τηλεοράσεις
 - Ψηφιακοί δίσκοι
 - Κινητά τηλέφωνα

Τα τρία «Α»

■ **Ιεραρχία** (hierarchy)

- Περιλαμβάνει την συνεχή υποδιαίρεση ενός συστήματος σε **υπομονάδες** μέχρι αυτές να είναι εύκολα κατανοήσιμες και υλοποιήσιμες

■ **Τμηματικότητα** (modularity)

- Ορίζει ότι οι υπομονάδες πρέπει να έχουν **καλώς ορισμένες λειτουργίες και διασυνδέσεις** έτσι ώστε να μην δημιουργηθεί πρόβλημα στην επικοινωνία τους

■ **Κανονικότητα** (regularity)


- Αποσκοπεί στο να υπάρχει **ομοιομορφία** μεταξύ των λειτουργικών μονάδων
- Οι κοινές ομάδες **επαναχρησιμοποιούνται** πολλές φορές
- Με αυτόν τον τρόπο ελαττώνεται ο αριθμός των διαφορετικών μονάδων που πρέπει να σχεδιαστούν

Ψηφιακή «Αφαίρεση»

- Οι περισσότερες φυσικές μεταβλητές παίρνουν συνεχείς τιμές, αλλά στα ψηφιακά συστήματα οι πληροφορίες αναπαρίστανται με μεταβλητές διακριτών τιμών που παίρνουν πεπερασμένο πλήθος διαφορετικών τιμών
- Charles Babbage, 1834-1871
 - *Εφηύρε την Αναλυτική Μηχανή, ένα από τα πρώτα ψηφιακά συστήματα που χρησιμοποιούσε μεταβλητές με δέκα διακριτές τιμές τις οποίες υλοποιούσαν γρανάζια των δέκα θέσεων*
- Την σημερινή εποχή η πλειοψηφία των ψηφιακών συστημάτων κάνει χρήση δύο τιμών:
 - *Το '1' (HIGH) το οποίο υποδηλώνεται με υψηλή τάση*
 - *Το '0' (LOW) το οποίο υποδηλώνεται με χαμηλή τάση*

Η αναλυτική μηχανή του Babbage


- Είχε 25 σειρές γραναζιών των 10 θέσεων και συνεπώς διέθετε ακρίβεια 25 ψηφίων



<https://www.computerhistory.org/babbage/>
https://en.wikipedia.org/wiki/Difference_engine


Αναλογικά συστήματα

- Επεξεργάζονται συνεχή ηλεκτρικά σήματα, που μεταβάλλονται σαν συναρτήσεις του χρόνου
- Οι περισσότερες φυσικές μεταβλητές είναι **συνεχείς**
 - Για παράδειγμα η τάση σε ένα σύρμα




Ψηφιακά συστήματα

- Ακολουθούν την «ψηφιακή αφαίρεση»
 - Οι μεταβλητές παίρνουν πεπερασμένο πλήθος διακριτών τιμών
- Επεξεργάζονται δυαδικά ηλεκτρικά σήματα
- Τα δυαδικά σήματα λαμβάνουν μόνο δύο διακριτές τιμές:
 - Το μηδέν (0) ή LOW ή TRUE
 - Το ένα (1) ή HIGH ή FALSE
 - Μεταφέρουν **1 bit (binary digit)** πληροφορίας



Ψηφιακά συστήματα

- Συστήματα Υπολογιστών και AI
- Συστήματα Επικοινωνιών
- Συστήματα Επεξεργασίας Σήματος
- Συστήματα Αυτομάτου Ελέγχου
 - ψηφιακή επεξεργασία δεδομένων
 - ψηφιακή λήψη δεδομένων
 - ψηφιακή απόκριση
 - αναλογική λήψη δεδομένων
 - μετατροπή της πληροφορίας από αναλογική σε ψηφιακή με Analog to Digital Converter – ADC με δειγματοληψία και κβαντοποίηση (μετατροπή σε ακέραιους δυαδικούς αριθμούς 10-16 bit)
 - αναλογική απόκριση
 - μετατροπή της πληροφορίας από ψηφιακή σε αναλογική με Digital to Analog Converter – DAC



Μεταφορά πληροφορίας

- Η ποσότητα πληροφορίας D σε μία μεταβλητή διακριτών τιμών με N διαφορετικές καταστάσεις χαρακτηρίζεται από την σχέση
 - $D = \log_2 N$
 - Ο λογάριθμος έχει βάση το 2
 - Η μονάδα μέτρησης του D είναι το *bit*
- Κάθε δυαδική μεταβλητή μεταφέρει $\log_2 2 = 1$ bit πληροφοριών
- Θεωρητικά, ένα συνεχές σήμα μεταφέρει άπειρη ποσότητα πληροφοριών, αφού μπορεί να πάρει άπειρο πλήθος τιμών
- Στην πράξη, ο θόρυβος και το σφάλμα μέτρησης περιορίζουν τις πληροφορίες που μεταφέρονται στα **10-16 bit**, για τα περισσότερα συνεχή σήματα

Επιλεγμένες ασκήσεις

■ Άσκηση 1.4

Μια αναλογική τάση παίρνει τιμές από 0 έως 5 V. Αν είναι εφικτό να μετρηθεί με ακρίβεια ± 50 mV, πόσα bit πληροφοριών μπορεί να μεταφέρει το μέγιστο;

■ Άσκηση 1.6

Οι Βαβυλώνιοι ανέπτυξαν το εξηνταδικό (sexagesimal, με βάση το 60) αριθμητικό σύστημα πριν από 4000 χρόνια περίπου. Πόσα bit πληροφοριών μεταφέρονται με ένα εξηνταδικό ψηφίο;

Επιλεγμένες ασκήσεις

■ Άσκηση 1.4

Μια αναλογική τάση παίρνει τιμές από 0 έως 5 V. Αν είναι εφικτό να μετρηθεί με ακρίβεια ± 50 mV, πόσα bit πληροφοριών μπορεί να μεταφέρει το μέγιστο;

- Ακρίβεια ± 50 mV σημαίνει ότι το αναλογικό σήμα διαμερίζεται ανά 100 mV, δηλαδή σε 50 διακριτές τιμές από 0 έως 5 V
- Μεταφέρει το πολύ $\log_2 50 = 5.64$ bit πληροφοριών

■ Άσκηση 1.6

Οι Βαβυλώνιοι ανέπτυξαν το εξηνταδικό (sexagesimal, με βάση το 60) αριθμητικό σύστημα πριν από 4000 χρόνια περίπου. Πόσα bit πληροφοριών μεταφέρονται με ένα εξηνταδικό ψηφίο;

- Μεταφέρονται $\log_2 60 = 5.91$ bit πληροφοριών

Ερωτήσεις συνεντεύξεων

■ Ερώτηση 1.2

Ένας βασιλιάς παραλαμβάνει 64 χρυσά νομίσματα σε φόρους, αλλά έχει βάσιμες υποψίες ότι ένα από αυτά είναι κάλπικο. Σας καλεί στο παλάτι για να εντοπίσετε το κάλπικο νόμισμα.

Έχετε στη διάθεσή σας μια ζυγαριά παλαιού τύπου με δύο δίσκους στους οποίους μπορείτε να τοποθετείτε νομίσματα.

Πόσες φορές πρέπει να χρησιμοποιήσετε τη ζυγαριά για να βρείτε το ελαφρύτερο, κάλπικο νόμισμα;

– Επιλέξτε μία από τις απαντήσεις:

(α) 6

(β) 5

(γ) 4

(δ) 3

Ερωτήσεις συνεντεύξεων

■ Ερώτηση 1.2

Ένας βασιλιάς παραλαμβάνει 64 χρυσά νομίσματα σε φόρους, αλλά έχει βάσιμες υποψίες ότι ένα από αυτά είναι κάλπικο. Σας καλεί στο παλάτι για να εντοπίσετε το κάλπικο νόμισμα.

Έχετε στη διάθεσή σας μια ζυγαριά παλαιού τύπου με δύο δίσκους στους οποίους μπορείτε να τοποθετείτε νομίσματα.

Πόσες φορές πρέπει να χρησιμοποιήσετε τη ζυγαριά για να βρείτε το ελαφρύτερο, κάλπικο νόμισμα;

– Με επιμερισμό σε 2 μέρη, Α δίσκος και Β δίσκος

- 1η Ζύγιση, Από 32 σε Α και Β : Έστω ελαφρύτερος ο Α* δίσκος
- 2η Ζύγιση. Από 16 σε Α και Β : Έστω ελαφρύτερος ο Α* δίσκος
- 3η Ζύγιση. Από 8 σε Α και Β : Έστω ελαφρύτερος ο Α* δίσκος
- 4η Ζύγιση. Από 4 σε Α και Β : Έστω ελαφρύτερος ο Α* δίσκος
- 5η Ζύγιση. Από 2 σε Α και Β : Έστω ελαφρύτερος ο Α* δίσκος
- 6η Ζύγιση. Από 1 σε Α και Β : Έστω ελαφρύτερος ο Α* δίσκος (κάλπικο νόμισμα)

– Απαιτούνται 6 ζυγίσσεις

* Θα μπορούσε να είναι και ο Β δίσκος

Ερωτήσεις συνεντεύξεων

■ Ερώτηση 1.2

Ένας βασιλιάς παραλαμβάνει 64 χρυσά νομίσματα σε φόρους, αλλά έχει βάσιμες υποψίες ότι ένα από αυτά είναι κάλπικο. Σας καλεί στο παλάτι για να εντοπίσετε το κάλπικο νόμισμα.

Έχετε στη διάθεσή σας μια ζυγαριά παλαιού τύπου με δύο δίσκους στους οποίους μπορείτε να τοποθετείτε νομίσματα.

Πόσες φορές πρέπει να χρησιμοποιήσετε τη ζυγαριά για να βρείτε το ελαφρύτερο, κάλπικο νόμισμα;

– Με ισομερή επιμερισμό σε 3 μέρη, *A* δίσκος, *B* δίσκος και *C* στην άκρη

- 1η Ζύγιση, Έστω* από 22 στον δίσκο *A* και στον δίσκο *B* και 20 στην άκρη: Έστω ελαφρύτερος ο δίσκος *A*. Εάν η ζυγαριά ισορροπεί ($A=B$) το κάλπικο νόμισμα βρίσκεται στην άκρη *C*
- 2η Ζύγιση. Έστω* Από 8 σε *A* και *B* και 6 στην άκρη: Έστω ελαφρύτερος ο *A*
- 3η Ζύγιση. Από 3 σε *A* και *B* και 2 στην άκρη : Έστω ελαφρύτερος ο *A*
- 4η Ζύγιση. Από 1 σε *A* και *B* και 1 στην άκρη : Αν $A=B$, τότε το κάλπικο νόμισμα βρίσκεται στην άκρη. Αλλιώς κάλπικο είναι αυτό που βρίσκεται στον ελαφρύτερο δίσκο *A* ή *B*
- Απαιτούνται 4 ζυγίσεις

* Υπάρχουν και άλλοι επιμερισμοί σε 3 μέρη π.χ. στην 1^η ζύγιση 21/21/22, κ.λ.π. που δίνουν το ίδιο αποτέλεσμα. Προσοχή στον επιμερισμό να είναι κοντά στο 1/3

Αριθμητικά Συστήματα

- Δεκαδικό σύστημα αναπαράστασης αριθμών (0-9)

Στήλη των 1
Στήλη των 10
Στήλη των 100
Στήλη των 1000
6598₁₀

Κάθε στήλη ενός δεκαδικού αριθμού έχει δεκαπλάσιο βάρος από την προηγούμενη στήλη. Ξεκινώντας από τα δεξιά προς τα αριστερά τα βάρη είναι: 10^0 , 10^1 , 10^2 , 10^3 , ...

- Δυαδικό σύστημα αναπαράστασης αριθμών (0-1)

Στήλη των 1
Στήλη των 2
Στήλη των 4
Στήλη των 8
1101₂

Κάθε στήλη ενός δυαδικού αριθμού έχει διπλάσιο βάρος από την προηγούμενη στήλη. Ξεκινώντας από τα δεξιά προς τα αριστερά τα βάρη είναι: 2^0 , 2^1 , 2^2 , 2^3 , ...

Αριθμητικά Συστήματα

- Δεκαδικό σύστημα αναπαράστασης αριθμών (0-9)

Στήλη των 1
Στήλη των 10
Στήλη των 100
Στήλη των 1000

$$6598_{10} = 6 \times 10^3 + 5 \times 10^2 + 9 \times 10^1 + 8 \times 10^0$$

Έξι Πέντε Εννέα Οκτώ
Χιλιάδες Εκατοντάδες Δεκάδες Μονάδες

- Δυαδικό σύστημα αναπαράστασης αριθμών (0-1)

Στήλη των 1
Στήλη των 2
Στήλη των 4
Στήλη των 8

$$1101_2 = 1 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 = 13_{10}$$

Μια Μια Μηδέν Μια
Οκτάδα Τετράδα Δύαδες Μονάδα

Δυνάμεις του 2

- $2^0 = 1$
- $2^1 = 2$
- $2^2 = 4$
- $2^3 = 8$
- $2^4 = 16$
- $2^5 = 32$
- $2^6 = 64$
- $2^7 = 128$
- $2^8 = 256$
- $2^9 = 512$
- $2^{10} = 1024$
- $2^{11} = 2048$
- $2^{12} = 4096$
- $2^{13} = 8192$
- $2^{14} = 16384$
- $2^{15} = 32768$

Προσπαθήστε
να θυμάστε
μέχρι το 2^{10}

Παράδειγμα 1.1

- Μετατροπή από το **Δυαδικό** στο **Δεκαδικό** σύστημα
 - Μετατρέψτε τον δυαδικό αριθμό **10110_2** σε δεκαδικό

Παράδειγμα 1.1

- Μετατροπή από το **Δυαδικό** στο **Δεκαδικό** σύστημα
 - Μετατρέψτε τον δυαδικό αριθμό **10110₂** σε δεκαδικό

Στήλη των 1
Στήλη των 2
Στήλη των 4
Στήλη των 8
Στήλη των 16

$$10110_2 = 1 \times 2^4 + 0 \times 2^3 + 1 \times 2^2 + 1 \times 2^1 + 0 \times 2^0 = 22_{10}$$

Μία	Μηδέν	Μία	Μία	Μηδέν
Δεκαεξάδα	Οκτάδες	Τετράδα	Δυάδα	Μονάδες

Παράδειγμα 1.2

- Μετατροπή από το **Δεκαδικό** στο **Δυαδικό** σύστημα
 - Μετατρέψτε τον αριθμό 84_{10} στο δυαδικό

Μετατροπή από το δεκαδικό στο δυαδικό σύστημα

■ Μέθοδος 1: Από αριστερά προς τα δεξιά

1. Βρίσκω την μεγαλύτερη δύναμη του 2 που χωράει ($\leq$) στον αριθμό
2. Εάν χωράει, στη στήλη αυτής της δύναμης το αντίστοιχο ψηφίο του δυαδικού αριθμού είναι 1, αλλιώς είναι 0
3. Αφαιρώ τη δύναμη του 2 από τον αριθμό
4. Επαναλαμβάνω

Μετατροπή από το δεκαδικό στο δυαδικό σύστημα

Μέθοδος 1: Από αριστερά προς τα δεξιά

$$84_{10}$$

$$84 - 64 = 20_{10}$$

$$20_{10}$$

$$20 - 16 = 4_{10}$$

$$4_{10}$$

$$4 - 4 = 0_{10}$$

$$0_{10}$$

$$2^6 = 64 < 84$$

$$2^5 = 32 > 20$$

$$2^4 = 16 < 20$$

$$2^3 = 8 > 4$$

$$2^2 = 4 = 4$$

$$2^1 = 2 > 0$$

$$2^0 = 1 > 0$$

$$64 \times 1$$

$$32 \times 0$$

$$16 \times 1$$

$$8 \times 0$$

$$4 \times 1$$

$$2 \times 0$$

$$1 \times 0$$


$$= 1010100_2$$

Μετατροπή από το δεκαδικό στο δυαδικό σύστημα

■ Μέθοδος 2: Από δεξιά προς τα αριστερά

1. Επαναληπτικά διαιρώ με το 2
2. Βάζω το υπόλοιπο (0 ή 1) ως ψηφίο του δυαδικού αριθμού από δεξιά προς τα αριστερά
3. Επαναλαμβάνω

Μετατροπή από το δεκαδικό στο δυαδικό σύστημα

Μέθοδος 2: Από δεξιά προς τα αριστερά (διαίρεση δια 2)

$84_{10} =$	$84/2 = 42$	Υπ. 0	
	$42/2 = 21$	Υπ. 0	
	$21/2 = 10$	Υπ. 1	
	$10/2 = 5$	Υπ. 0	
	$5/2 = 2$	Υπ. 1	
	$2/2 = 1$	Υπ. 0	
	$1/2 = 0$	Υπ. 1	

$= 1010100_2$

Εύρος τιμών ενός αριθμού με N ψηφία

■ Δεκαδικός Αριθμός N ψηφίων

- Πόσες τιμές μπορεί να πάρει? 10^N
- Εύρος? $[0, 10^N - 1]$
- Παράδειγμα: Δεκαδικός αριθμός 3 ψηφίων:
 - $10^3 = 1000$ πιθανές τιμές
 - Εύρος: $[0, 999]$

■ Δυαδικός Αριθμός N ψηφίων

- Πόσες τιμές μπορεί να πάρει? 2^N
- Εύρος? $[0, 2^N - 1]$
- Παράδειγμα: Δυαδικός αριθμός 3 ψηφίων:
 - $2^3 = 8$ πιθανές τιμές
 - Εύρος: $[0, 7] = [000_2 \text{ to } 111_2]$

Δεκαεξαδικοί Αριθμοί (hexadecimal)

- Έχουν βάση το 16
- Ευκολότερη αναπαράσταση των δυαδικών αριθμών
- Συμπληρώνουμε τα δεκαδικά ψηφία 0-9 με τα έξι πρώτα γράμματα της Αγγλικής αλφαβήτου A-F

Δεκαεξαδικό	Δεκαδικό	Δυαδικό
0	0	
1	1	
2	2	
3	3	
4	4	
5	5	
6	6	
7	7	

Δεκαεξαδικό	Δεκαδικό	Δυαδικό
8	8	
9	9	
A	10	
B	11	
C	12	
D	13	
E	14	
F	15	

Δεκαεξαδικοί Αριθμοί (hexadecimal)

- Έχουν βάση το 16
- Ευκολότερη αναπαράσταση των δυαδικών αριθμών
- Κάθε δεκαεξαδικός αριθμός αντιστοιχεί σε έναν τετραψήφιο δυαδικό αριθμό

Δεκαεξαδικό	Δεκαδικό	Δυαδικό
0	0	0000
1	1	0001
2	2	0010
3	3	0011
4	4	0100
5	5	0101
6	6	0110
7	7	0111

Δεκαεξαδικό	Δεκαδικό	Δυαδικό
8	8	1000
9	9	1001
A	10	1010
B	11	1011
C	12	1100
D	13	1101
E	14	1110
F	15	1111

Αριθμητικά Συστήματα

- Δεκαεξαδικό σύστημα αναπαράστασης αριθμών (0-9, A-F)

Στήλη των 1
Στήλη των 16
Στήλη των 256

Κάθε στήλη ενός δεκαεξαδικού αριθμού έχει δεκαεξαπλάσιο βάρος από την προηγούμενη στήλη. Ξεκινώντας από τα δεξιά προς τα αριστερά τα βάρη είναι: 16^0 , 16^1 , $16^2=256$, $16^3=4096$, ...

$$2ED_{16} = 2 \times 16^2 + E \times 16^1 + D \times 16^0$$

Δύο
διακοσιο-
πενηνταεξάδες

Δεκατέσσερις
δεκαεξάδες

Δεκατρείς
μονάδες

Σημείωση: Σε κάποιες γλώσσες προγραμματισμού χρησιμοποιείται το πρόθημα (prefix) 0x για την δήλωση δεκαεξαδικού αριθμού

$$2ED_{16} = 0x2ED$$

Παράδειγμα 1.3

- Μετατροπή από το **Δεκαεξαδικό** στο **Δεκαδικό** σύστημα
 - Μετατρέψτε τον δεκαεξαδικό αριθμό **$2ED_{16}$** σε δεκαδικό

$$2ED_{16} = 2 \times 16^2 + 14 \times 16^1 + 13 \times 16^0 = 749_{10}$$

Δεκαεξαδικό	Δεκαδικό
A	10
B	11
C	12
D	13
E	14
F	15

Προσπαθήστε
να θυμάστε
το πίνακάκι

Παράδειγμα 1.3

- Μετατροπή από το **Δεκαεξαδικό** στο **Δυαδικό** σύστημα
 - Μετατρέψτε τον αριθμό **$2ED_{16}$** σε δυαδικό
- Κάθε δεκαεξαδικό ψηφίο μετατρέπεται σε τέσσερα δυαδικά ψηφία σύμφωνα με τον πίνακα

$$\mathbf{2ED_{16}} = 0010\ 1110\ 1101 = \mathbf{001011101101_2}$$

Δεκαεξαδικό	Δυαδικό
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111

Δεκαεξαδικό	Δυαδικό
8	1000
9	1001
A	1010
B	1011
C	1100
D	1101
E	1110
F	1111

Προσπαθήστε
να θυμάστε
το πίνακάκι

Παράδειγμα 1.4

- Μετατροπή από το **Δυαδικό** στο **Δεκαεξαδικό** σύστημα
 - Μετατρέψτε τον αριθμό **1111010_2** σε δεκαεξαδικό
- Ξεκινώντας από δεξιά προς τα αριστερά χωρίζουμε σε τετράδες δυαδικών ψηφίων
- Η περισσότερο σημαντική τετράδα (στα αριστερά) μπορεί να έχει λιγότερα από τέσσερα ψηφία, οπότε συμπληρώνεται με **μηδενικά στα αριστερά**
- Κάθε τετράδα δυαδικών ψηφίων μετατρέπεται σε ένα δεκαεξαδικό ψηφίο σύμφωνα με τον πίνακα

$$1111010_2 = 0111_2 \ 1010_2 = 7_{16} \ A_{16} = \mathbf{7A_{16}}$$

Δεκαεξαδικό	Δυαδικό
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111

Δεκαεξαδικό	Δυαδικό
8	1000
9	1001
A	1010
B	1011
C	1100
D	1101
E	1110
F	1111

Παράδειγμα 1.5

- Μετατροπή από το **Δεκαδικό** στο **Δεκαεξαδικό** σύστημα

– Μετατρέψτε τον αριθμό 333_{10} σε δεκαεξαδικό

Αρχικά μετατρέπουμε τον δεκαδικό αριθμό σε δυαδικό και στη συνέχεια μετατρέπουμε το δυαδικό αριθμό στο δεκαεξαδικό (απλούστερες πράξεις σε σχέση με το παράδειγμα του βιβλίου)

$$333_{10} = 333/2 = 166 \text{ Υπ. } 1$$

$$166/2 = 83 \text{ Υπ. } 0$$

$$83/2 = 41 \text{ Υπ. } 1$$

$$41/2 = 20 \text{ Υπ. } 1$$

$$20/2 = 10 \text{ Υπ. } 0$$

$$10/2 = 5 \text{ Υπ. } 0$$

$$5/2 = 2 \text{ Υπ. } 1$$

$$2/2 = 1 \text{ Υπ. } 0$$

$$1/2 = 0 \text{ Υπ. } 1 = 101001101_2$$

$$101001101_2 = 0001 \ 0100 \ 1101 = 14D_{16}$$

Δεκαεξαδικό	Δυαδικό
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111

Δεκαεξαδικό	Δυαδικό
8	1000
9	1001
A	1010
B	1011
C	1100
D	1101
E	1110
F	1111

Επιλεγμένες ασκήσεις

■ Άσκηση 1.13 / 1.15

Μετατρέψτε τους ακόλουθους μη προσημασμένους δυαδικούς αριθμούς σε δεκαδικούς και σε δεκαεξαδικούς. Δείξτε αναλυτικά τη μετατροπή.

$$(β) \quad 110110_2 \quad (γ) \quad 11110000_2$$

■ Άσκηση 1.17

Μετατρέψτε τους ακόλουθους δεκαεξαδικούς αριθμούς σε δεκαδικούς. Δείξτε αναλυτικά τη μετατροπή.

$$(α) \quad A5_{16} \quad (γ) \quad FFFF_{16}$$

■ Άσκηση 1.25 / 1.27

Μετατρέψτε τους ακόλουθους δεκαδικούς αριθμούς σε μη προσημασμένους δυαδικούς και στη συνέχεια σε δεκαεξαδικούς.

$$(β) \quad 63_{10} \quad (δ) \quad 845_{10}$$

Byte, nibble και λέξεις

- **Byte** ονομάζεται μία ομάδα των οκτώ bit
 - Αναπαριστά μία από $2^8 = 256$ πιθανές τιμές $[0, 255]$
 - Χρησιμοποιείται ως μέγεθος αποθήκευσης στη μνήμη
- **Nibble** ονομάζεται μία ομάδα των τεσσάρων bit ή μισού byte
 - Αναπαριστά μία από $2^4 = 16$ πιθανές τιμές $[0, 15]$
 - Σε ένα δεκαεξαδικό ψηφίο μπορεί να αποθηκευτεί ένα *nibble*, ενώ σε δύο δεκαεξαδικά ψηφία μπορεί να αποθηκευτεί ένα πλήρες *byte*
- Οι μικροεπεξεργαστές χειρίζονται δεδομένα σε τεμάχια τα οποία ονομάζονται **λέξεις** (words).
 - Το μέγεθος μιας λέξης εξαρτάται από την αρχιτεκτονική του μικροεπεξεργαστή
 - Στα σύγχρονα υπολογιστικά συστήματα χρησιμοποιούνται μικροεπεξεργαστές των 64 ή των 32 bit.
 - Ενσωματωμένοι επεξεργαστές σε απλές οικιακές συσκευές χρησιμοποιούν λέξεις των 8 ή των 16 bit

Περισσότερο & Λιγότερο Σημαντικά Bit

- Σε μία ομάδα από bit
 - το πιο αριστερό bit ονομάζεται *περισσότερο σημαντικό bit* (*most significant bit - MSB*)
 - το bit που βρίσκεται στο άλλο άκρο δεξιά λέγεται *λιγότερο σημαντικό bit* (*least significant bit - LSB*)
- Παράδειγμα: 1 byte = 8 bits

10010110

□ □


most least

significant significant

bit bit

Περισσότερο & Λιγότερο Σημαντικά Byte

- Στο εσωτερικό μιας λέξης (word)
 - το πιο αριστερό byte ονομάζεται *περισσότερο σημαντικό byte*
 - το byte που βρίσκεται στο δεξί άκρο λέγεται *λιγότερο σημαντικό byte*
- Παράδειγμα: Λέξη των 32 bit = 4 byte (σε αναπαράσταση με δεκαεξαδικούς αριθμούς, δύο ανά byte)



Bytes, bits/sec και διαβαθμίσεις

- Ο όρος **kilo** (χιλιάδα) αντιστοιχεί στο $2^{10} \approx 10^3$
- Ο όρος **mega** (εκατομμύριο) αντιστοιχεί στο $2^{20} \approx 10^6$
- Ο όρος **giga** (δισεκατομμύριο) αντιστοιχεί στο $2^{30} \approx 10^9$
- Η χωρητικότητα της μνήμης συνήθως μετριέται σε **bytes**
 - τα 2^{10} bytes είναι ένα kilobyte (1KB) δηλαδή 1024 bytes
 - τα 2^{20} bytes είναι ένα megabyte (1MB) δηλαδή $1024 \times 1024 = 1.048.576$ bytes
 - τα 2^{30} bytes είναι ένα gigabyte (1GB) δηλαδή $1024 \times 1024 \times 1024 = 1.073.741.824$ bytes
- Η ταχύτητα των καναλιών επικοινωνίας μετριέται σε **bits/sec (bps)**
 - τα 2^{10} bps είναι ένα kilobit/sec (1Kbps) δηλαδή 1024 bits/sec
 - τα 2^{20} bps είναι ένα megabit/sec (1Mbps) δηλαδή $1024 \times 1024 = 1.048.576$ bits/sec
 - τα 2^{30} bps είναι ένα gigabit/sec (1Gbps) δηλαδή $1024 \times 1024 \times 1024 = 1.073.741.824$ bits/sec

Αντιστοιχίσεις δυαδικού-δεκαδικού συστήματος

- | | |
|--|---|
| ■ $2^{10} = 1 \text{ kibi (Ki) (1024)}$ | $\approx 10^3 = 1 \text{ kilo (K) (1000)}$ |
| ■ $2^{20} = 1 \text{ mebi (Mi) (1,048,576)}$ | $\approx 10^6 = 1 \text{ mega (M) (1,000,000)}$ |
| ■ $2^{30} = 1 \text{ gibi (Gi) (1,073,741,824)}$ | $\approx 10^9 = 1 \text{ giga (G) (1,000,000,000)}$ |
| ■ $2^{40} = 1 \text{ tebi (Ti)}$ | $\approx 10^{12} = 1 \text{ tera (T)}$ |
| ■ $2^{50} = 1 \text{ pebi (Pi)}$ | $\approx 10^{15} = 1 \text{ peta (P)}$ |
| ■ $2^{60} = 1 \text{ exbi (Ei)}$ | $\approx 10^{18} = 1 \text{ exa (E)}$ |
| ■ Προσοχή! | |

Νέα σύμβαση ονοματολογίας για τις δυνάμεις του 2

- $2^{10} = 1 \text{ kibi (Ki) (1024)}$ $\approx 10^3 = 1 \text{ kilo (K) (1000)}$
- $2^{20} = 1 \text{ mebi (Mi) (1,048,576)}$ $\approx 10^6 = 1 \text{ mega (M) (1,000,000)}$
- $2^{30} = 1 \text{ gibi (Gi) (1,073,741,824)}$ $\approx 10^9 = 1 \text{ giga (G) (1,000,000,000)}$
- $2^{40} = 1 \text{ tebi (Ti)}$ $\approx 10^{12} = 1 \text{ tera (T)}$
- $2^{50} = 1 \text{ pebi (Pi)}$ $\approx 10^{15} = 1 \text{ peta (P)}$
- $2^{60} = 1 \text{ exbi (Ei)}$ $\approx 10^{18} = 1 \text{ exa (E)}$
- Προσοχή! Η μνήμη του επεξεργαστή και η μνήμη RAM μετريέται σε δυνάμεις του 2, ενώ η χωρητικότητα των σκληρών δίσκων σε δυνάμεις του 10 (εμπορικό κόλπο)
 - *32 GB (GiB) μνήμης RAM = 34,359,738,368 byte*
 - *32 GB σκληρου δίσκου = 32,000,000,000 byte*

Επιλεγμένες ασκήσεις

- Άσκηση 1.45

Ένα συγκεκριμένο μόντεμ DSL λειτουργεί στα 768 Kbit/sec.
Πόσα Kbyte μπορεί να λάβει σε 1 λεπτό;

Επιλεγμένες ασκήσεις

■ Άσκηση 1.45

Ένα συγκεκριμένο μόντεμ DSL λειτουργεί στα 768 Kbit/sec.
Πόσα Kbyte μπορεί να λάβει σε 1 λεπτό;

- Σε ένα λεπτό (60s) μπορεί να λάβει $60 * 768 \text{ Kbit/min}$
 $= 46080 \text{ Kbit/min}$
- $1 \text{ Byte} = 8 \text{ bit} \Rightarrow 46080 \text{ Kbit/min} = 46080/8 \text{ Kbyte/min}$
 $= 5760 \text{ Kbyte/min}$

Επιλεγμένες ασκήσεις

■ Άσκηση 1.47

Όταν οι κατασκευαστές σκληρών δίσκων χρησιμοποιούν τους όρους «megabyte» και «gigabyte», εννοούν 10^6 byte και 10^9 byte, αντίστοιχα. Πόσα πραγματικά GB (GiB) μουσικής μπορείτε να αποθηκεύσετε σε έναν σκληρό δίσκο με χωρητικότητα 50 GB;

Επιλεγμένες ασκήσεις

■ Άσκηση 1.47

Όταν οι κατασκευαστές σκληρών δίσκων χρησιμοποιούν τους όρους «megabyte» και «gigabyte», εννοούν 10^6 byte και 10^9 byte, αντίστοιχα. Πόσα πραγματικά GB (GiB) μουσικής μπορείτε να αποθηκεύσετε σε έναν σκληρό δίσκο με χωρητικότητα 50 GB;

- $50GB = 50.000.000.000 \text{ bytes}$
- $1 \text{ KiB} = 1024 \text{ bytes} \Rightarrow 50.000.000.000 \text{ bytes} = (50.000.000.000/1024) \text{ KiB} = 48.828.125 \text{ KiB}$
- $1 \text{ MiB} = 1024 \text{ KiB} \Rightarrow 48.828.125 \text{ KiB} = (48.828.125/1024) \text{ MiB} = 47.683,72 \text{ MiB}$
- $1 \text{ GiB} = 1024 \text{ MiB} \Rightarrow 47.683,72 \text{ MiB} = (47.683,72/1024) \text{ GiB} = \mathbf{46,566 \text{ GiB}}$

Παράδειγμα 1.6

- Υπολογισμός κατά προσέγγιση δυνάμεων του 2 στο δεκαδικό σύστημα
 - *Βρείτε κατά προσέγγιση την τιμή του 2^{24}*

Παράδειγμα 1.6

- Υπολογισμός κατά προσέγγιση δυνάμεων του 2 στο δεκαδικό σύστημα

- *Βρείτε κατά προσέγγιση την τιμή του 2^{24}*
- *Χωρίζουμε τον εκθέτη σε δύο μέρη*

- ένα πολλαπλάσιο του δέκα

- και το υπόλοιπο

$$2^{24} = 2^{20} \times 2^4$$

$$2^{20} = 2^{10} * 2^{10} \approx 10^3 * 10^3 = 1000 * 1000 = 1 \text{ εκατομμύριο.}$$

$$2^4 = 16.$$

Άρα, $2^{24} \approx$ **16 εκατομμύρια** (καλή προσέγγιση)

Με ακρίβεια είναι $2^{24} = 16.777.216$

Επιλεγμένες ασκήσεις

- Άσκηση 1.48

Εκτιμήστε την τιμή του 2^{31} χωρίς τη χρήση αριθμομηχανής

- Άσκηση 1.49

Μια μνήμη στον μικροεπεξεργαστή Pentium II είναι οργανωμένη ως ορθογώνια διάταξη bit με 2^8 γραμμές και 2^9 στήλες. Εκτιμήστε πόσα bit (σε χιλιάδες) διαθέτει η μνήμη χωρίς να χρησιμοποιήσετε αριθμομηχανή

Επιλεγμένες ασκήσεις

■ Άσκηση 1.48

Εκτιμήστε την τιμή του 2^{31} χωρίς τη χρήση αριθμομηχανής

$$- 2^{30} * 2 \approx 10^9 * 2 = 2 \text{ Δις}$$

■ Άσκηση 1.49

Μια μνήμη στον μικροεπεξεργαστή Pentium II είναι οργανωμένη ως ορθογώνια διάταξη bit με 2^8 γραμμές και 2^9 στήλες. Εκτιμήστε πόσα bit (σε χιλιάδες =>Kbyte) διαθέτει η μνήμη χωρίς να χρησιμοποιήσετε αριθμομηχανή

$$- 2^9 * 2^8 = 2^{17} = 2^{10} * 2^7 \approx 1000 * 128$$

$$- 2^9 * 2^8 \text{ bit} \approx 1000 * 128 \text{ bit} = 128 \text{ Kbit} = (128/8) \text{ Kbyte} = 16 \text{ Kbyte}$$

Ερωτήσεις συνεντεύξεων

■ Ερώτηση 1.3

Ένας καθηγητής, ένας βοηθός διδασκαλίας, ένας φοιτητής σχεδίασης ψηφιακών συστημάτων και ένας πρωτοετής που είναι το αστέρι της ομάδας στίβου του πανεπιστημίου πρέπει να διασχίσουν μια ετοιμόρροπη γέφυρα κατά τη διάρκεια μιας νύχτας χωρίς φεγγάρι.

Η γέφυρα είναι τόσο ασταθής που μόνο δύο άτομα μπορούν να τη διασχίζουν ταυτόχρονα και θα πρέπει να έχουν μαζί τους φακό για να βλέπουν.

Οι τέσσερις πρωταγωνιστές έχουν μόνο έναν φακό στη διάθεσή τους, και η απόσταση της γέφυρας από τη μία άκρη έως την άλλη είναι υπερβολικά μεγάλη για να πετούν τον φακό, οπότε κάποιος πρέπει να τον μεταφέρει πίσω στους άλλους.

Το αστέρι του στίβου μπορεί να διασχίσει τη γέφυρα σε 1 λεπτό. Ο φοιτητής σχεδίασης ψηφιακών συστημάτων μπορεί να τη διασχίσει σε 2 λεπτά. Ο βοηθός διδασκαλίας μπορεί να τη διασχίσει σε 5 λεπτά. Ο καθηγητής πάντα αφαιρείται, με αποτέλεσμα να χρειάζεται 10 λεπτά για να διασχίσει τη γέφυρα.

Ποιος είναι ο ταχύτερος χρόνος που απαιτείται για να μεταβούν όλοι οι πρωταγωνιστές μας από τη μία άκρη της γέφυρας στην άλλη;

Ερωτήσεις συνεντεύξεων

■ Ερώτηση 1.3 (Απάντηση)

1. Αρχικά διασχίζουν τη γέφυρα οι 2 πιο γρήγοροι (δρομέας, φοιτητής) σε 2 λεπτά.
 2. Ο πιο γρήγορος (δρομέας) επιστρέφει το φακό σε 1 λεπτό
 3. Οι δύο πιο αργοί (βοηθός, καθηγητής) διασχίζουν τη γέφυρα σε 10 λεπτά.
 4. Το φακό τον επιστρέφει ο φοιτητής (που είναι ο πιο γρήγορος από όσους έχουν διασχίσει τη γέφυρα) σε 2 λεπτά
 5. Ο δρομέας και ο φοιτητής διασχίζουν τη γέφυρα σε 2 λεπτά.
- Σύνολο: 17 λεπτά.

https://en.wikipedia.org/wiki/Bridge_and_torch_problem

Πρόσθεση δυαδικών αριθμών

- Ακριβώς όπως και στο δεκαδικό σύστημα προσθέτουμε τα ψηφία της ίδιας στήλης (ή αλλιώς ίδιου βάρους) μαζί με το bit κρατούμενου (αν υπάρχει)

- Στο **δεκαδικό**

$$\begin{array}{r} 11 \quad \leftarrow \text{κρατούμενο} \\ 4277 \\ + 5499 \\ \hline 9776 \end{array}$$

- Στο **δυαδικό**

Παράγεται bit κρατούμενου:

$$1+1 = 2_{10} = 10_2$$

$$1+1+1 = 3_{10} = 11_2$$

$$\begin{array}{r} 11 \quad \leftarrow \text{κρατούμενο} \\ 1011 \\ + 0011 \\ \hline 1110 \end{array}$$

Υπερχείλιση μη προσημασμένων

- Ένας **μη προσημασμένος (unsigned) δυαδικός αριθμός** με **N bit** μπορεί να πάρει τιμές από το διάστημα **$[0, 2^N - 1]$**
 - Υπάρχει η περίπτωση το αποτέλεσμα μιας πρόσθεσης να είναι μεγαλύτερο του **$2^N - 1$** χρειάζεται **$N+1$ bit** για αναπαρασταθεί
 - Σε αυτή την περίπτωση το bit που βρίσκεται στην **$N+1$ θέση *αγνοείται*** και έτσι τα υπόλοιπα **N bits** αναπαριστούν ένα λάθος αποτέλεσμα
 - Αυτό το φαινόμενο λέγεται **υπερχείλιση**
 - Μπορεί να ανιχνευθεί μέσω του ελέγχου για κάποιο **κρατούμενο εξόδου (carry)**, το οποίο παράγεται στη στήλη του πιο σημαντικού bit
- Όταν κάνουμε πράξεις με δυαδικούς αριθμούς των **N bit**, συνήθως είναι ζητούμενο το αποτέλεσμα να αποθηκεύεται επίσης σε αριθμό των **N bit**.
 - Τα ψηφιακά συστήματα συνήθως εκτελούν πράξεις **+/-** με σταθερό πλήθος ψηφίων

Δυαδικές κωδικοποιήσεις με 4 bit

- Μη προσημασμένοι αριθμοί
- Εύρος τιμών στα 4 bit: $[0, 2^4 - 1]$

Δεκαδικός	Μη προσημασμένος
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111

Δεκαδικός	Μη προσημασμένος
8	1000
9	1001
10	1010
11	1011
12	1100
13	1101
14	1110
15	1111

Παράδειγμα 1.7

- Προσθέστε τους ακόλουθους μη προσημασμένους δυαδικούς αριθμούς μεγέθους 4 bit

$$\begin{array}{r} 0111 \\ + 0101 \\ \hline \end{array}$$

Παράδειγμα 1.7

- Προσθέστε τους ακόλουθους μη προσημασμένους δυαδικούς αριθμούς μεγέθους 4 bit

$$\begin{array}{r} 111 \\ 0111 \\ + 0101 \\ \hline 1100 \end{array} \quad \leftarrow \text{κρατούμενο}$$

– Επαλήθευση $0111_2 = 7_{10}$, $0101_2 = 5_{10}$, $1100_2 = 12_{10}$

Παράδειγμα 1.8

- Προσθέστε τους ακόλουθους μη προσημασμένους δυαδικούς αριθμούς μεγέθους 4 bit

$$\begin{array}{r} 1101 \\ + 0101 \\ \hline \end{array}$$

Παράδειγμα 1.8

- Προσθέστε τους ακόλουθους μη προσημασμένους δυαδικούς αριθμούς μεγέθους 4 bit

- Επαλήθευση $1101_2 = 13_{10}$, $0101_2 = 5_{10}$, $10010_2 = 18_{10}$

$$\begin{array}{r} 11\ 1 \quad \leftarrow \text{κρατούμενο} \\ 1101 \\ +\ 0101 \\ \hline 0010 \end{array}$$

Παράδειγμα 1.8

- Προσθέστε τους ακόλουθους μη προσημασμένους δυαδικούς αριθμούς μεγέθους 4 bit

- Επαλήθευση $1101_2 = 13_{10}$, $0101_2 = 5_{10}$, $10010_2 = 18_{10}$

$$\begin{array}{r} 11\ 1 \quad \leftarrow \text{κρατούμενο (Carry)} \\ 1101 \\ +\ 0101 \\ \hline \textcolor{red}{1}0010 \end{array}$$

Υπερχείλιση: 2 αντί 18!
(Overflow)

Συνήθως όμως θέλουμε οι αριθμοί που προσθέτουμε και το αποτέλεσμα να έχουν ίδιο αριθμό από bit. Σε αυτή την περίπτωση δεν μπορούμε να αποθηκεύσουμε το 5^ο bit στο αποτέλεσμα και έχουμε Υπερχείλιση : Αποτέλεσμα 2 αντί 18!. Αν μπορούσαμε αν έχουμε 5 bit στο αποτέλεσμα, τότε αυτό θα ήταν σωστό!

Προσημασμένοι δυαδικοί αριθμοί

- Μέχρι στιγμής μελετήσαμε **μη προσημασμένους (unsigned)** ακέραιους αριθμούς στο δυαδικό σύστημα αρίθμησης στους οποίους απεικονίζονται μόνο οι **φυσικοί ακέραιοι αριθμοί**.
- Για να απεικονίστουν **αρνητικοί ακέραιοι αριθμοί** στο δυαδικό σύστημα αρίθμησης πρέπει να γίνει χρήση ενός **προσημασμένου (signed) συστήματος αρίθμησης**
- Υπάρχουν αρκετές μέθοδοι για την αναπαράσταση προσημασμένων ακεραίων αριθμών (θετικών και αρνητικών) στο δυαδικό σύστημα. Οι πιο διαδεδομένες σήμερα είναι:
 - *Αριθμοί προσήμου-μεγέθους (sign/magnitude)*
 - *Αριθμοί συμπληρώματος ως προς δύο (two's complement)*

Αριθμοί προσήμου-μεγέθους

- Σε έναν αριθμό προσήμου-μεγέθους των N bit **το πιο σημαντικό bit** του αριθμού υποδηλώνει το πρόσημο του
 - Το '0' στο MSB δηλώνει ότι ο αριθμός είναι **θετικός**
 - Το '1' στο MSB δηλώνει ότι ο αριθμός είναι **αρνητικός**
- Τα υπόλοιπα N-1 bit του αριθμού δηλώνουν το μέγεθος του αριθμού, δηλαδή την **απόλυτη τιμή** του
- Άρα, για έναν αριθμό προσήμου-μεγέθους N-bit ισχύει
 - 1 bit πρόσημου, N-1 bits μέγεθος (απόλυτη τιμή)
- Ένας αριθμός προσήμου-μεγέθους των N bit παίρνει τιμές από το κλειστό διάστημα: **$[-(2^{N-1} - 1), 2^{N-1} - 1]$**

Δυαδικές κωδικοποιήσεις με 4 bit

- Προσημασμένοι αριθμοί προσήμου-μεγέθους
- Εύρος τιμών στα 4 bit: $[-(2^3-1), 2^3-1]$

Δεκαδικός	Προσημασμένος προσήμου μεγέθους
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111

Δεκαδικός	Προσημασμένος προσήμου μεγέθους
-0	1000
-1	1001
-2	1010
-3	1011
-4	1100
-5	1101
-6	1110
-7	1111

Παράδειγμα 1.9

- Μετατροπή προσημασμένων δεκαδικών αριθμών σε δυαδικούς αριθμούς προσήμου-μεγέθους
- Γράψτε το 5 και το -5 ως αριθμούς προσήμου-μεγέθους των 4 bit

Παράδειγμα 1.9

- Μετατροπή προσημασμένων δεκαδικών αριθμών σε δυαδικούς αριθμούς προσήμου-μεγέθους
- Γράψτε το 5 και το -5 ως αριθμούς προσήμου-μεγέθους των 4 bit
- Οι δεκαδικοί ακέραιοι αριθμοί ± 5 σε αναπαράσταση δυαδικού αριθμού προσήμου-μεγέθους με 4 bit είναι:
 - Αρχικά βρίσκουμε το μέγεθος τους αριθμού μετατρέποντας τον δεκαδικό αριθμό σε μη προσημασμένο δυαδικό αριθμό
 - $5_{10} = 101_2$

Παράδειγμα 1.9

- Μετατροπή προσημασμένων δεκαδικών αριθμών σε δυαδικούς αριθμούς προσήμου-μεγέθους
 - Γράψτε το 5 και το -5 ως αριθμούς προσήμου-μεγέθους των 4 bit
 - Οι δεκαδικοί ακέραιοι αριθμοί ± 5 σε αναπαράσταση δυαδικού αριθμού προσήμου-μεγέθους με 4 bit είναι:
 - Αρχικά βρίσκουμε το μέγεθος τους αριθμού μετατρέποντας τον δεκαδικό αριθμό σε μη προσημασμένο δυαδικό αριθμό
 - $5_{10} = 101_2$
 - Στη συνέχεια βάζουμε και το bit προσήμου
- +5 = 0101**
- 5 = 1101**

Αριθμοί προσήμου-μεγέθους

- **Προβλήματα** στην αναπαράσταση προσήμου-μεγέθους
 - Η **πρόσθεση** δεκαδικών αριθμών στην αναπαράσταση προσήμου-μεγέθους **δεν δίνει σωστά αποτελέσματα**
 - Για παράδειγμα, πρέπει να ισχύει $-5 + 5 = 0$:

Αριθμοί προσήμου-μεγέθους

- **Προβλήματα** στην αναπαράσταση προσήμου-μεγέθους

- Η **πρόσθεση** δεκαδικών αριθμών στην αναπαράσταση προσήμου-μεγέθους **δεν δίνει σωστά αποτελέσματα**
- Για παράδειγμα, πρέπει να ισχύει $-5 + 5 = 0$:

$$\begin{array}{r} 1101 \\ + 0101 \\ \hline \end{array}$$

10010 (2_{10} αντί για 0 – Λάθος!)

- Επίσης, υπάρχουν δύο αναπαραστάσεις του 0

- **0000** (**+0**)

- **1000** (**-0**)

Αριθμοί συμπληρώματος ως προς 2

- Δεν έχουν τα προβλήματα των αριθμών προσήμου-μεγέθους
 - Η *πρόσθεση* δίνει *σωστά αποτελέσματα* είτε οι αριθμοί είναι μη προσημασμένοι (unsigned) είτε είναι προσημασμένοι (signed) σε αναπαράσταση συμπληρώματος ως προς δύο
 - Υπάρχει *μόνο μία αναπαράσταση για το 0*
 - Το *κρατούμενο εξόδου* που παράγεται κατά την πρόσθεση *αγνοείται* χωρίς να απαιτείται άλλη ενέργεια
 - Δεν αλλάζει το πλήθος των ψηφίων του αριθμού μετά την πρόσθεση, αλλά θέλει προσοχή στην *υπερχείλιση*

Προσοχή! Η υπερχείλιση παρότι υπάρχει ως έννοια και στους μη προσημασμένους, αλλά και στους προσημασμένους αριθμούς, αντιμετωπίζεται (εντοπίζεται) διαφορετικά.

Αριθμοί συμπληρώματος ως προς δύο

- Είναι ίδιοι με τους μη προσημασμένους δυαδικούς αριθμούς των N bit με τη μόνη διαφορά ότι η θέση του περισσότερου σημαντικού bit (MSB) έχει βάρος ίσο με -2^{N-1} αντί για 2^{N-1}
- Το **πιο σημαντικό bit** συνεχίζει να δηλώνει το **πρόσημο** (**0 = θετικός**, **1 = αρνητικός**)
- Ο μεγαλύτερος θετικός αριθμός στα 4 bit είναι ο αριθμός **+7**: **0111**
- Το **0** αναπαρίσταται πάντα με τα ψηφία **όλα-0** (0000)
- Το **-1** αναπαρίσταται πάντα με τα ψηφία **όλα-1** (1111)
- Ο μικρότερος αρνητικός αριθμός στα 4 bit είναι ο αριθμός **-8**: **1000**
- Ένας αριθμός συμπληρώματος ως προς δύο των N bit παίρνει τιμές από το κλειστό διάστημα: **$[-2^{N-1}, 2^{N-1} - 1]$**

Δυαδικές κωδικοποιήσεις με 4 bit

- Προσημασμένοι αριθμοί συμπληρώματος ως προς δύο
- Εύρος τιμών στα N bit: $[-2^3, 2^3-1]$

Δεκαδικός	Προσημασμένος συμπλ. ως προς δύο
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111

Δεκαδικός	Προσημασμένος συμπλ. ως προς δύο
-8	1000
-7	1001
-6	1010
-5	1011
-4	1100
-3	1101
-2	1110
-1	1111

Αριθμοί συμπληρώματος ως προς δύο

- **Μετατροπή** προσημασμένου αριθμού συμπληρώματος ως προς δύο σε δεκαδικό προσημασμένο ακέραιο αριθμό:

- Η διαδικασία είναι ίδια με τους μη προσημασμένους δυαδικούς αριθμούς με τη μόνη διαφορά ότι το πιο σημαντικό bit (το bit προσήμου) και έχει βάρος -2^{N-1} αντί για 2^{N-1}

- $1011 = 1 \times -2^3 + 0 \times 2^2 + 1 \times 2^1 + 1 \times 2^0 = -5$

- **Υπολογισμός του συμπληρώματος ως προς δύο** ενός αριθμού με αναπαράσταση συμπληρώματος ως προς δύο (δηλαδή πως από τον αριθμό X οδηγούμαστε στον αριθμό $-X$)

- Αντιστροφή όλων των bit του δυαδικού αριθμού X
- Πρόσθεση του '1'

- Για παράδειγμα ο αριθμός $3_{10} = 0011_2$ έχει συμπλήρωμα ως προς δύο το -3_{10} που βρίσκεται ως εξής:

1. Αντιστροφή bit: 1100

2. Πρόσθεση +1: +0001

$$1101 = -3_{10}$$

Παράδειγμα 1.10

- Αναπαράσταση ενός αρνητικού αριθμού με χρήση συμπληρώματος ως προς δυο
- Βρείτε πώς μπορεί να αναπαρασταθεί το -2_{10} ως αριθμός συμπληρώματος ως προς δύο με 4 bit.

Παράδειγμα 1.10

- Αναπαράσταση ενός αρνητικού αριθμού με χρήση συμπληρώματος ως προς δυο
- Βρείτε πώς μπορεί να αναπαρασταθεί το -2_{10} ως αριθμός συμπληρώματος ως προς δύο με 4 bit.
 - Αρχικά βρίσκουμε τον δυαδικό αριθμό με το ίδιο μέγεθος
 $+2_{10} = 0010_2$

Παράδειγμα 1.10

- Αναπαράσταση ενός αρνητικού αριθμού με χρήση συμπληρώματος ως προς δυο
- Βρείτε πώς μπορεί να αναπαρασταθεί το -2_{10} ως αριθμός συμπληρώματος ως προς δύο με 4 bit.
 - Αρχικά βρίσκουμε τον δυαδικό αριθμό με το ίδιο μέγεθος $+2_{10} = 0010_2$
 - Στη συνέχεια αντιστρέφουμε τα bit του 0010_2 οπότε παράγεται το 1101_2

Παράδειγμα 1.10

- Αναπαράσταση ενός αρνητικού αριθμού με χρήση συμπληρώματος ως προς δυο
- Βρείτε πώς μπορεί να αναπαρασταθεί το -2_{10} ως αριθμός συμπληρώματος ως προς δύο με 4 bit.
 - Αρχικά βρίσκουμε τον δυαδικό αριθμό με το ίδιο μέγεθος $+2_{10} = 0010_2$
 - Στη συνέχεια αντιστρέφουμε τα bit του 0010_2 οπότε παράγεται το 1101_2
 - Τέλος, προσθέτουμε το 1 στο προηγούμενο αποτέλεσμα $1101_2 + 0001_2 = 1110_2 = -2_{10}$

Παράδειγμα 1.11

- Εύρεση της τιμής των αρνητικών αριθμών με αναπαράσταση συμπληρώματος ως προς δύο
- Βρείτε τη δεκαδική τιμή του αριθμού 1001_2 , ο οποίος αναπαρίσται με τη χρήση συμπληρώματος ως προς δύο.
- Μέθοδος 1: Εύρεση συμπληρώματος ως προς 2
 - Αντιστρέφουμε τα *bit* και προσθέτουμε 1
 - $1001_2 = 0110_2$
 - $0110_2 + 0001_2 = 0111_2 = 7_{10}$
 - Άρα, $1001_2 = -7_{10}$
- Μέθοδος 2: Μετατροπή στον αντίστοιχο δεκαδικό αριθμό με βάση ότι το βάρος του MSB είναι -2^3 αντί για 2^3
 - $1001 = 1 \times -2^3 + 0 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 = -7$
(Προσοχή ότι μόνο το MSB έχει αρνητικό βάρος)

Συμπλήρωμα ως προς δύο του 0

- Βρείτε πώς μπορεί να αναπαρασταθεί το -0_{10} ως αριθμός συμπληρώματος ως προς δύο με 4 bit.
 - Αρχικά βρίσκουμε τον δυαδικό αριθμό με το ίδιο μέγεθος $+0_{10} = 0000_2$
 - Στη συνέχεια αντιστρέφουμε τα bit του 0000_2 οπότε παράγεται το 1111_2
 - Τέλος, προσθέτουμε το 1 στο προηγούμενο αποτέλεσμα $1111_2 + 0001_2 = \cancel{1}0000_2 = -0_{10}$
- Δεν υπάρχει ξεχωριστή αναπαράσταση για το -0_{10} με αναπαράσταση συμπληρώματος ως προς δύο
- Το μηδέν θεωρείται θετικό επειδή στο bit του προσήμου του υπάρχει το ψηφίο 0
- Συνεπώς οι θετικοί αριθμοί που μπορούν να αναπαρασταθούν με συμπλήρωμα ως προς δύο είναι **κατά έναν λιγότεροι** σε σχέση με τους αντίστοιχους αρνητικούς αριθμούς

Συμπλήρωμα ως προς δύο του -2^{N-1}

- Βρείτε εάν μπορεί να αναπαρασταθεί το $+2^{N-1}_{10}$ ως αριθμός συμπληρώματος ως προς δύο με 4 bit ($N=4$, ισχύει για κάθε N).

Συμπλήρωμα ως προς δύο του -2^{N-1}

- Βρείτε εάν μπορεί να αναπαρασταθεί το $+2^{N-1}_{10}$ ως αριθμός συμπληρώματος ως προς δύο με 4 bit (N=4, ισχύει για κάθε N).
 - Αρχικά βρίσκουμε τον αριθμό συμπληρώματος ως προς δύο του $-2^3_{10} = 1000_2$
 - Στη συνέχεια αντιστρέφουμε τα bit του 1000_2 οπότε παράγεται το 0111_2
 - Τέλος, προσθέτουμε το 1 στο προηγούμενο αποτέλεσμα $0111_2 + 0001_2 = 1000_2 = -2^3_{10}$
- Δεν υπάρχει δυνατότητα αναπαράστασης για το $+2^3_{10}$ λόγω του φαινομένου της υπερχείλισης των προσημασμένων αριθμών συμπληρώματος ως προς δύο
 - Προσθέσαμε δύο θετικούς αριθμούς και το αποτέλεσμα ήταν ένας αρνητικός αριθμός

Πρόσθεση προσημασμένων αριθμών

- Η πρόσθεση προσημασμένων αριθμών με αναπαράσταση συμπληρώματος ως προς δύο υλοποιείται ακριβώς όπως και στους μη προσημασμένους αριθμούς με τις ακόλουθες διαφοροποιήσεις ως προς την ερμηνεία του αποτελέσματος:
 - Σε αντίθεση με τους μη προσημασμένους αριθμούς η παραγωγή ενός κρατούμενου εξόδου από τη στήλη του πιο σημαντικού bit **δεν σημαίνει πάντοτε υπερχείλιση**
 - Η πρόσθεση δύο **ετερόσημων αριθμών** δεν παράγει ποτέ υπερχείλιση
 - Η πρόσθεση δύο **ομόσημων αριθμών** των N bits μπορεί να προκαλέσει υπερχείλιση αν το αποτέλεσμα είναι μεγαλύτερο του $2^{N-1} - 1$ ή μικρότερο του -2^{N-1}
- Αν δύο ομόσημοι αριθμοί προστεθούν και το αποτέλεσμα έχει αντίθετο πρόσημο, τότε παρουσιάζεται **υπερχείλιση**

Προσοχή: Δεν ταυτίζονται οι υπερχειλίσεις που παράγονται κατά την πρόσθεση μεταξύ προσημασμένων και μη προσημασμένων αριθμών

Παράδειγμα 1.12

- Πρόσθεση αριθμών με αναπαράσταση συμπληρώματος ως προς δύο
- Υπολογίστε τα αθροίσματα (α) $-2_{10} + 1_{10}$ και (β) $-7_{10} + 7_{10}$ χρησιμοποιώντας αριθμούς συμπληρώματος ως προς δύο των 4 bit

Παράδειγμα 1.12

- Πρόσθεση αριθμών με αναπαράσταση συμπληρώματος ως προς δύο
- Υπολογίστε τα αθροίσματα (α) $-2_{10} + 1_{10}$ και (β) $-7_{10} + 7_{10}$ χρησιμοποιώντας αριθμούς συμπληρώματος ως προς δύο των 4 bit
 - α) $-2_{10} + 1_{10} = 1110_2 + 0001_2 = 1111_2 = -1_{10}$
 - β) $-7_{10} + 7_{10} = 1001_2 + 0111_2 = \cancel{1}0000_2 = 0000_2 = 0_{10}$

Το κρατούμενο εξόδου (πέμπτο bit) αγνοείται, οπότε μένει το σωστό αποτέλεσμα (με 4 bit), δηλαδή το 0000_2 .

Παράδειγμα 1.14

- Πρόσθεση αριθμών συμπληρώματος ως προς δύο με υπερχείλιση
- Υπολογίστε το άθροισμα $4_{10} + 5_{10}$ χρησιμοποιώντας αριθμούς συμπληρώματος ως προς δύο με 4 bit

Παράδειγμα 1.14

- Πρόσθεση αριθμών συμπληρώματος ως προς δύο με υπερχείλιση
- Υπολογίστε το άθροισμα $4_{10} + 5_{10}$ χρησιμοποιώντας αριθμούς συμπληρώματος ως προς δύο με 4 bit
 - $4_{10} + 5_{10} = 0100_2 + 0101_2 = 1001_2 = -7_{10}$
 - Το αποτέλεσμα υπερχειλίζει το εύρος τιμών των θετικών αριθμών συμπληρώματος ως προς δύο με 4 bit (που είναι το $+7_{10}$), παράγοντας ένα εσφαλμένο αρνητικό αποτέλεσμα, το -7_{10}
 - Εάν χρησιμοποιούσαμε αριθμούς τουλάχιστον των 5 bits τότε το αποτέλεσμα θα ήταν σωστό
 - $4_{10} + 5_{10} = 00100_2 + 00101_2 = 01001_2 = 9_{10}$
 - Προσοχή: Εάν θεωρήσουμε ότι οι αριθμοί των 4 bit είναι μη προσημασμένοι, το αποτέλεσμα είναι σωστό χωρίς υπερχείλιση!
 - $4_{10} + 5_{10} = 0100_2 + 0101_2 = 1001_2 = 9_{10}$

Το ατύχημα του πύραυλου Ariane 5

- Ο πύραυλος Ariane 5, που κόστισε 7 δισεκατομμύρια δολάρια και εκτοξεύτηκε στις 4 Ιουνίου 1996, απέκλινε από την πορεία του 40 δευτερόλεπτα μετά από την εκτόξευση, κόπηκε στα δύο και εξερράγη.
- Η αποτυχία προκλήθηκε όταν ο υπολογιστής που έλεγχε τον πύραυλο **υπερχειλίσε** το εύρος (16 bit) των προσημασμένων τιμών του και κατέρρευσε.
- Ο εν λόγω κώδικας είχε ελεγχθεί διεξοδικά για τον πύραυλο Ariane 4, αλλά όχι για τον πύραυλο Ariane 5. Όμως, ο Ariane 5 διέθετε πιο γρήγορη μηχανή η οποία παρήγαγε μεγαλύτερες τιμές για τον υπολογιστή ελέγχου, προκαλώντας έτσι την καταστροφική υπερχειλίση



Αφαίρεση αριθμών συμπληρώματος ως προς δύο

■ Μέθοδος 1:

Για να πραγματοποιήσουμε την αφαίρεση υπολογίζουμε το συμπλήρωμα ως προς δύο του αφαιρετέου και το προσθέτουμε στον μειωτέο

■ Μέθοδος 2: Εναλλακτική μέθοδος

Για να πραγματοποιήσουμε την αφαίρεση αντιστρέφουμε τα bit του αφαιρετέου και το προσθέτουμε κάθετα στο μειωτέο ξεκινώντας με κρατούμενο εισόδου 1, αντί για 0

Παράδειγμα 1.13

- Αφαίρεση αριθμών με αναπαράσταση συμπληρώματος ως προς δύο
- Υπολογίστε τα (α) $5_{10} - 3_{10}$ και (β) $3_{10} - 5_{10}$ χρησιμοποιώντας αριθμούς συμπληρώματος ως προς δύο με 4 bit.
- Μέθοδος 1:

Παράδειγμα 1.13

- Αφαίρεση αριθμών με αναπαράσταση συμπληρώματος ως προς δύο
- Υπολογίστε τα (α) $5_{10} - 3_{10}$ και (β) $3_{10} - 5_{10}$ χρησιμοποιώντας αριθμούς συμπληρώματος ως προς δύο με 4 bit.

- Μέθοδος 1:

(α) Ο μειωτέος είναι $5_{10} = 0101_2$

Ο αφαιρετέος είναι $3_{10} = 0011_2$

- Υπολογίζουμε το συμπλήρωμα του αφαιρετέου ως προς δύο και παίρνουμε $-3_{10} = 1100_2 + 0001_2 = 1101_2$
- Εκτελούμε πρόσθεση αντί για αφαίρεση
- $5_{10} + (-3_{10}) = 0101_2 + 1101_2 = \cancel{1}0010_2 = 2_{10}$
- Το κρατούμενο στην πιο σημαντική θέση αγνοείται

Παράδειγμα 1.13

- Αφαίρεση αριθμών με αναπαράσταση συμπληρώματος ως προς δύο
- Υπολογίστε τα (α) $5_{10} - 3_{10}$ και (β) $3_{10} - 5_{10}$ χρησιμοποιώντας αριθμούς συμπληρώματος ως προς δύο με 4 bit.

- **Μέθοδος 1:**

(β) Ο μειωτέος είναι $3_{10} = 0011_2$

Ο αφαιρετέος είναι $5_{10} = 0101_2$

- Υπολογίζουμε το συμπλήρωμα του αφαιρετέου ως προς δύο και παίρνουμε $-5_{10} = 1010_2 + 0001_2 = 1011_2$
- Εκτελούμε πρόσθεση αντί για αφαίρεση
- $3_{10} + (-5_{10}) = 0011_2 + 1011_2 = 1110_2 = -2_{10}$

Παράδειγμα 1.13

- Αφαίρεση αριθμών με αναπαράσταση συμπληρώματος ως προς δύο
- Υπολογίστε τα (α) $5_{10} - 3_{10}$ και (β) $3_{10} - 5_{10}$ χρησιμοποιώντας αριθμούς συμπληρώματος ως προς δύο με 4 bit.

- **Μέθοδος 2:**

(α) Ο μειωτέος είναι $5_{10} = 0101_2$

Ο αφαιρετέος είναι $3_{10} = 0011_2$

- Αντιστρέφουμε τα bit του αφαιρετέου και παίρνουμε 1100_2
- Εκτελούμε κάθετη πρόσθεση αντί για αφαίρεση με **κρατούμενο εισόδου 1**
- Το κρατούμενο στην πιο σημαντική θέση του αποτελέσματος αγνοείται

$$\begin{array}{r} 11 \ 11 \\ 0101 \\ + 1100 \\ \hline \textcolor{red}{1}0010 = 2_{10} \end{array} \quad \leftarrow \text{κρατούμενο (Carry)}$$

Παράδειγμα 1.13

- Αφαίρεση αριθμών με αναπαράσταση συμπληρώματος ως προς δύο
- Υπολογίστε τα (α) $5_{10} - 3_{10}$ και (β) $3_{10} - 5_{10}$ χρησιμοποιώντας αριθμούς συμπληρώματος ως προς δύο με 4 bit.

■ Μέθοδος 2:

(β) Ο μειωτέος είναι $3_{10} = 0011_2$

Ο αφαιρετέος είναι $5_{10} = 0101_2$


- Αντιστρέφουμε τα bit του αφαιρετέου και παίρνουμε 1010_2
- Εκτελούμε κάθετη πρόσθεση αντί για αφαίρεση με **κρατούμενο εισόδου 1**

$$\begin{array}{r} 11\color{red}{1} \quad \leftarrow \text{κρατούμενο (Carry)} \\ 0011 \\ + 1010 \\ \hline \color{blue}{1110} = -2_{10} \end{array}$$

Σύγκριση αριθμητικών συστημάτων

Αριθμητικό Σύστημα	Εύρος τιμών
Μη προσημασμένοι	$[0, 2^N-1]$
Προσήμου-μεγέθους	$[-(2^{N-1}-1), 2^{N-1}-1]$
Συμπληρώματος ως προς δύο	$[-2^{N-1}, 2^{N-1}-1]$

Αριθμημένη ευθεία και δυαδικές κωδικοποιήσεις μεγέθους 4 bit



Επέκταση προσήμου/μηδενός

- Ένας προσημασμένος αριθμός συμπληρώματος ως προς δύο μπορεί να επεκταθεί ώστε να έχει περισσότερα bits
 - Αυτή η διαδικασία λέγεται **επέκταση προσήμου** (sign extension)
Τα επιπλέον bits που θα προστεθούν θα αντιγράφονται από το **bit προσήμου**
 - Έστω ότι θέλουμε να προσθέσουμε 4 παραπάνω bit αριστερά:
 $3 = 0011 = 00000011$
 $-5 = 1011 = 11111011$
- Ένας μη προσημασμένος αριθμός μπορεί να επεκταθεί ώστε να έχει περισσότερα bits
 - Αυτή η διαδικασία λέγεται **επέκταση μηδενός** (zero extension)
 - Τα επιπλέον bits που θα προστεθούν θα είναι **πάντα 0**
 - Έστω ότι θέλουμε να προσθέσουμε 4 παραπάνω bit αριστερά
 $3 = 0011 = 00000011$
 $11 = 1011 = 00001011$

Επιλεγμένες ασκήσεις

■ Άσκηση 1.58 – Λύση

Εκτελέστε τις ακόλουθες προσθέσεις μη προσημασμένων δεκαεξαδικών αριθμών. Αναφέρετε αν το άθροισμα θα προκαλέσει υπερχείλιση ή όχι στην περίπτωση που το αποτέλεσμα έχει 8 bit (δύο δεκαεξαδικά ψηφία).

(γ) $AB_{16} + 3E_{16}$

(δ) $8F_{16} + AD_{16}$

Επιλεγμένες ασκήσεις

■ Άσκηση 1.58 – Λύση

Εκτελέστε τις ακόλουθες προσθέσεις μη προσημασμένων δεκαεξαδικών αριθμών. Αναφέρετε αν το άθροισμα θα προκαλέσει υπερχείλιση ή όχι στην περίπτωση που το αποτέλεσμα έχει 8 bit (δύο δεκαεξαδικά ψηφία).

$$(γ) \quad AB_{16} + 3E_{16}$$

$$(δ) \quad 8F_{16} + AD_{16}$$

Κρατούμενο 11111

(γ) 10101011

+ 00111110

11101001

(171+62=233)

ΔΕΝ υπάρχει υπερχείλιση

Κρατούμενο 1111

(δ) 10001111

+ 10101101

100111100 (=60)

(143+173=316)

Carry

Υπάρχει υπερχείλιση

Επιλεγμένες ασκήσεις

■ Άσκηση 1.61 – Λύση

Μετατρέψτε τους παρακάτω δεκαδικούς αριθμούς σε δυαδικούς αριθμούς **συμπληρώματος ως προς δύο** των 6 bit και αφαιρέστε τους. Αναφέρετε αν η διαφορά θα προκαλέσει υπερχείλιση ή όχι στην περίπτωση που το αποτέλεσμα έχει 6 bit.

$$(γ) \quad -28_{10} - 3_{10}$$

Επιλεγμένες ασκήσεις

■ Άσκηση 1.61 – Λύση

Μετατρέψτε τους παρακάτω δεκαδικούς αριθμούς σε δυαδικούς αριθμούς συμπληρώματος ως προς δύο των 6 bit και αφαιρέστε τους. Αναφέρετε αν η διαφορά θα προκαλέσει υπερχείλιση ή όχι στην περίπτωση που το αποτέλεσμα έχει 6 bit.

$$(γ) \quad -28_{10} - 3_{10}$$

$28_{10} = 011100_2$	$3_{10} = 000011_2$
$-28_{10} = 100011_2 + 1$	$-3_{10} = 111100_2 + 1$
$= 100100_2$	$= 111101_2$

$$-28_{10} - 3_{10} = (-28_{10}) + (-3_{10})$$

	111
	100100 ₂
Overflow?	+ 111101 ₂
OXI	<u>1100001</u>
	ΔΕΝ υπάρχει υπερχείλιση

Επιλεγμένες ασκήσεις

■ Άσκηση 1.61 – Λύση

Μετατρέψτε τους παρακάτω δεκαδικούς αριθμούς σε δυαδικούς αριθμούς **συμπληρώματος ως προς δύο** των 6 bit και αφαιρέστε τους. Αναφέρετε αν η διαφορά θα προκαλέσει υπερχείλιση ή όχι στην περίπτωση που το αποτέλεσμα έχει 6 bit.

$$(δ) \quad -16_{10} - 21_{10}$$

Επιλεγμένες ασκήσεις

■ Άσκηση 1.61 – Λύση

Μετατρέψτε τους παρακάτω δεκαδικούς αριθμούς σε δυαδικούς αριθμούς συμπληρώματος ως προς δύο των 6 bit και αφαιρέστε τους. Αναφέρετε αν η διαφορά θα προκαλέσει υπερχείλιση ή όχι στην περίπτωση που το αποτέλεσμα έχει 6 bit.

$$\begin{array}{rcl} \text{(δ)} & -16_{10} - 21_{10} & \\ \hline 16_{10} & = 010000_2 & 21_{10} = 010101_2 \\ -16_{10} & = 101111_2 + 1 & -21_{10} = 101010_2 + 1 \\ & 110000_2 & = 101011_2 \end{array}$$

$$-16_{10} - 21_{10} = (-16_{10}) + (-21_{10})$$

$$\begin{array}{r} 110000_2 \\ + 101011_2 \\ \hline 1011011 \end{array}$$

Overflow?
NAI

Υπάρχει υπερχείλιση

Πράξεις αριθμών συμπληρώματος ως προς δύο

- Υπερχείλιση μπορεί να έχουμε ΜΟΝΟ όταν προσθέτουμε ομόσημους αριθμούς.
 - Αν το αποτέλεσμα έχει διαφορετικό πρόσημο από τους αριθμούς που προσθέτουμε τότε έχουμε υπερχείλιση
- Παράδειγμα, υπολογίστε την ακόλουθη πράξη (στα 3 bit)
 - $-4_{10} + -4_{10}$

Πράξεις αριθμών συμπληρώματος ως προς δύο

- Υπερχείλιση μπορεί να έχουμε ΜΟΝΟ όταν προσθέτουμε ομόσημους αριθμούς.
 - *Αν το αποτέλεσμα έχει διαφορετικό πρόσημο από τους αριθμούς που προσθέτουμε τότε έχουμε υπερχείλιση*

- Παράδειγμα, υπολογίστε την ακόλουθη πράξη (στα 3 bit)

- $-4_{10} + -4_{10}$

- Το $4_{10} = 100 \Rightarrow -4_{10} = 011 + 1 = 100$ (Μπορούμε να το υπολογίσουμε και απευθείας)

$$\begin{array}{r} 100_2 \\ + 100_2 \\ \hline 1000_2 \end{array}$$

Αντί για -8_{10} έχουμε 0_{10}
Υπερχείλιση (Overflow)

Δυαδικές κωδικοποιήσεις με 4 bit

- Binary Coded Decimal (BCD) κωδικοποίηση

Δεκαδικός	BCD
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001

Επιλεγμένες ασκήσεις

■ Άσκηση 1.64

Σε ένα δυαδικά κωδικοποιημένο δεκαδικό (**binary coded decimal, BCD**) σύστημα, χρησιμοποιούνται 4 bit για την αναπαράσταση ενός δεκαδικού ψηφίου από το 0 έως το 9.

Για παράδειγμα, το 37_{10} γράφεται ως 00110111_{BCD} .

- (α) Γράψτε τον αριθμό 289_{10} στο σύστημα BCD.
- (β) Μετατρέψτε τον αριθμό $100101010001_{\text{BCD}}$ σε δεκαδικό.
- (γ) Μετατρέψτε τον αριθμό 01101001_{BCD} σε δυαδικό.
- (δ) Εξηγήστε γιατί το σύστημα BCD ενδέχεται να είναι ένας χρήσιμος τρόπος αναπαράστασης αριθμών.
 - Εύκολη μετατροπή από το BCD στο δεκαδικό σύστημα
 - Ακριβής αναπαράσταση του διψήφιου δεκαδικού κλασματικού μέρους με ένα *byte* στις χρηματοοικονομικές εφαρμογές

Επιλεγμένες ασκήσεις

■ Άσκηση 1.64 - Λύση

Σε ένα δυαδικά κωδικοποιημένο δεκαδικό (**binary coded decimal, BCD**) σύστημα, χρησιμοποιούνται 4 bit για την αναπαράσταση ενός δεκαδικού ψηφίου από το 0 έως το 9.

Για παράδειγμα, το 37_{10} γράφεται ως 00110111_{BCD} .

(α) Γράψτε τον αριθμό 289_{10} στο σύστημα BCD.

$0010\ 1000\ 1001 \Rightarrow 289_{10} = 001010001001_{\text{BCD}}$

2 8 9

Επιλεγμένες ασκήσεις

■ Άσκηση 1.64 - Λύση

Σε ένα δυαδικά κωδικοποιημένο δεκαδικό (**binary coded decimal, BCD**) σύστημα, χρησιμοποιούνται 4 bit για την αναπαράσταση ενός δεκαδικού ψηφίου από το 0 έως το 9.

Για παράδειγμα, το 37_{10} γράφεται ως 00110111_{BCD} .

(β) Μετατρέψτε τον αριθμό $100101010001_{\text{BCD}}$ σε δεκαδικό.

$$1001=9_{10}, 0101=5_{10}, 0001=1_{10} \Rightarrow \mathbf{951}_{10}$$

Επιλεγμένες ασκήσεις

■ Άσκηση 1.64 - Λύση

Σε ένα δυαδικά κωδικοποιημένο δεκαδικό (**binary coded decimal, BCD**) σύστημα, χρησιμοποιούνται 4 bit για την αναπαράσταση ενός δεκαδικού ψηφίου από το 0 έως το 9.

Για παράδειγμα, το 37_{10} γράφεται ως 00110111_{BCD} .

(γ) Μετατρέψτε τον αριθμό 01101001_{BCD} σε δυαδικό.

Αρχικά μετατρέπουμε το BCD σε δεκαδικό:

$0110=6_{10}$, $1001=9_{10}$, οπότε έχουμε τον αριθμό 69_{10}

Κατόπιν μετατρέπουμε το δεκαδικό σε δυαδικό με όποιο τρόπο θέλουμε:

$$69_{10} = 64+4+1=1*2^6+1*2^2+1*2^0 = 1000101_2$$

Επιλεγμένες ασκήσεις

■ Άσκηση 1.65

Σε ένα δυαδικά κωδικοποιημένο δεκαδικό (**binary coded decimal, BCD**) σύστημα, χρησιμοποιούνται 4 bit για την αναπαράσταση ενός δεκαδικού ψηφίου από το 0 έως το 9.

Για παράδειγμα, το 37_{10} γράφεται ως 00110111_{BCD} .

Εξηγήστε τα μειονεκτήματα του συστήματος BCD σε σύγκριση με τις δυαδικές αναπαραστάσεις αριθμών

Επιλεγμένες ασκήσεις

■ Άσκηση 1.65

Σε ένα δυαδικά κωδικοποιημένο δεκαδικό (**binary coded decimal, BCD**) σύστημα, χρησιμοποιούνται 4 bit για την αναπαράσταση ενός δεκαδικού ψηφίου από το 0 έως το 9.

Για παράδειγμα, το 37_{10} γράφεται ως 00110111_{BCD} .

Εξηγήστε τα μειονεκτήματα του συστήματος BCD σε σύγκριση με τις δυαδικές αναπαραστάσεις αριθμών

- Δεν λειτουργεί σωστά η πρόσθεση
- Σε 1 byte στο BCD σύστημα αποθηκεύονται 100 αριθμοί (0-99), ενώ στο δυαδικό σύστημα 256 αριθμοί

Επιλεγμένες ασκήσεις

■ Άσκηση 1.66

Ένας ιπτάμενος δίσκος πέφτει σε ένα χωράφι με καλαμπόκια στη Νεμπράσκα. Το FBI, που καλείται να ερευνήσει τα συντρίμια, βρίσκει ένα τεχνικό εγχειρίδιο το οποίο περιέχει μια εξίσωση στο Αρειανό αριθμητικό σύστημα:

$$325 + 42 = 411$$

Αν η εξίσωση είναι σωστή, πόσα δάχτυλα σε κάθε ένα από τα δύο χέρια θα περιμένατε να έχουν οι Αρειανοί;

*Σκεφτείτε πως χρησιμοποιούμε εμείς τα δάκτυλα για πράξεις και τι σημαίνει αυτό για το αριθμητικό σύστημα που χρησιμοποιούμε.

- Να δοθεί η λύση με τριώνυμο, αν x είναι η άγνωστη βάση

Επιλεγμένες ασκήσεις

■ Άσκηση 1.66

Ένας ιπτάμενος δίσκος πέφτει σε ένα χωράφι με καλαμπόκια στη Νεμπράσκα. Το FBI, που καλείται να ερευνήσει τα συντρίμμια, βρίσκει ένα τεχνικό εγχειρίδιο το οποίο περιέχει μια εξίσωση στο Αρειανό αριθμητικό σύστημα:

$$325 + 42 = 411$$

Αν η εξίσωση είναι σωστή, πόσα δάκτυλα σε κάθε ένα από τα δύο χέρια θα περιμένατε να έχουν οι Αρειανοί;


*Σκεφτείτε πως χρησιμοποιούμε εμείς τα δάκτυλα για πράξεις και τι σημαίνει αυτό για το αριθμητικό σύστημα που χρησιμοποιούμε.

Λύση: 6-αδικό σύστημα: 3 δάκτυλα σε κάθε χέρι, ψηφία 0-5

Λογικές Πύλες

- Οι **λογικές πύλες** είναι απλά ψηφιακά κυκλώματα που δέχονται μία ή παραπάνω δυαδικές εισόδους και παράγουν μία δυαδική έξοδο
- Η σχέση μεταξύ εισόδων και εξόδου μπορεί να περιγραφτεί από έναν **πίνακα αλήθειας** ή μία **εξίσωση Boole**
- Ο πίνακας αλήθειας έχει **δύο μέρη**, αριστερά οι είσοδοι και δεξιά οι αντίστοιχοι εξοδοι
- Ο πίνακας αληθείας έχει **2^N γραμμές** ώστε να περιέχει **όλους τους δυνατούς συνδυασμούς των τιμών των N εισόδων**
- Η εξίσωση Boole είναι μια **μαθηματική παράσταση με δυαδικές μεταβλητές και λογικούς τελεστές** που προκύπτει απο τον πίνακα αλήθειας

George Boole, 1815–1864




- Όντας παιδί εργατών και μην έχοντας την οικονομική δυνατότητα να μορφωθεί μέσω του εκπαιδευτικού συστήματος, ο Boole έμαθε μόνος του μαθηματικά και στη συνέχεια έγινε μέλος του διδακτικού προσωπικού στο Κολέγιο Κουίνς (Ιρλανδία).
- Έγραψε τη μονογραφία [An Investigation of the Laws of Thought \(1854\)](#), όπου παρουσίασε για πρώτη φορά τις δυαδικές μεταβλητές και τις τρεις θεμελιώδεις λογικές πράξεις (logic operations): **AND**, **OR** και **NOT**.
 - Οι δυαδικές μεταβλητές του Boole μπορούσαν να λάβουν τις τιμές *TRUE* ή *FALSE*
 - Θεωρούμε ότι είναι συνώνυμοι οι όροι:
 - 1, TRUE, HIGH
 - 0, FALSE, LOW

Πύλη NOT

- Η **πύλη NOT** παίρνει μία τιμή και παράγει την αντίστροφη τιμή στην έξοδο
 - Για είσοδο '1' (TRUE)
παράγει έξοδο '0' (FALSE)
 - Για είσοδο '0' (FALSE)
παράγει έξοδο '1' (TRUE)
- Αν η είσοδος είναι A και η έξοδος Y τότε το σχηματικό της, η εξίσωση Boole και ο πίνακας αλήθειας φαίνονται δεξιά
 - Ο κύκλος στο τέλος της πύλης ονομάζεται **φυσαλίδα** και δηλώνει αντιστροφή της εξόδου
 - Η γραμμή πάνω από το A στην εξίσωση Boole προφέρεται **NOT**
- Η πύλη NOT είναι επίσης γνωστή ως **αντιστροφέας (inverter)**

NOT



$$Y = \overline{A}$$

A	Y
0	1
1	0

Συμβολισμοί Πύλης NOT

■ $Y = \sim A$ (SystemVerilog)

■ $Y = !A$

■ $Y = \text{not } A$ (VHDL)

■ $Y = A'$


■ $Y = \neg A$

■ $Y = \bar{A}$ (βιβλίο)

Απομονωτής (Buffer)

- Ο απομονωτής ή **buffer** αντιγράφει την είσοδο στην έξοδο
 - Για είσοδο '1' (TRUE) παράγει έξοδο '1' (TRUE)
 - Για είσοδο '0' (FALSE) παράγει έξοδο '0' (FALSE)
- Αν η είσοδος είναι A και η έξοδος Y τότε το σχηματικό της, η εξίσωση Boole και ο πίνακας αλήθειας φαίνονται δεξιά
 - Στο σχηματικό διαφέρει από την πύλη NOT ως προς τη φυσαλίδα
- Ο απομονωτής δεν αλλάζει τη λογική τιμή, αλλά ενισχύει το ρεύμα του σήματος, ώστε να διοχετεύει μεγάλες ποσότητες ρεύματος σε έναν κινητήρα ή να διασυνδέει την έξοδό του με εισόδους πολλών άλλων πυλών

BUF




$$Y = A$$

A	Y
0	0
1	1

Πύλη AND (2 εισόδων)

- Η **πύλη AND** παράγει έξοδο Y με τιμή '1' (TRUE), αν και μόνο αν, τόσο το A όσο και το B έχουν την τιμή '1' (TRUE). Διαφορετικά, η έξοδος έχει την τιμή '0' (FALSE)
- Η εξίσωση Boole διαβάζεται:
 - το Y ισούται με το A **και** το B




$$Y = AB$$

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

Πύλη NAND (2 εισόδων)

- Η **πύλη NAND** εκτελεί την πράξη **NOT AND**
 - Στο σχηματικό διαφέρει από την πύλη **AND** ως προς τη φυσαλίδα που έχει στην έξοδο
- Η πύλη NAND παράγει έξοδο πάντα με τιμή '1' (TRUE), με εξαίρεση την περίπτωση που και οι δύο είσοδοι έχουν την τιμή TRUE

NAND




$$Y = \overline{AB}$$

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

Πύλη OR (2 εισόδων)

- Η **πύλη OR** παράγει έξοδο Y με τιμή '1' (TRUE), αν είτε το A είτε το B (είτε και τα δύο) έχουν την τιμή '1' (TRUE).
Διαφορετικά, η έξοδος έχει την τιμή '0' (FALSE)
- Η εξίσωση Boole διαβάζεται:
 - το Y ισούται με το A **ή** το B




$$Y = A + B$$

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

Πύλη NOR (2 εισόδων)

- Η **πύλη NOR** εκτελεί την πράξη **NOT OR**
 - Στο σχηματικό διαφέρει από την πύλη OR ως προς τη φουσαλίδα που έχει στην έξοδο
- Η πύλη NOR παράγει έξοδο με τιμή '1' (TRUE) αν ούτε το A ούτε το B δεν έχουν την τιμή TRUE, δηλαδή αν και τα δύο έχουν την τιμή '0' (FALSE)
- Η NOR παράγει έξοδο '1' (TRUE) όταν και οι 2 είσοδοι είναι '0' και η AND παράγει έξοδο '1' (TRUE) όταν και οι 2 είσοδοι είναι '1'

NOR




$$Y = \overline{A + B}$$

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

Πύλη XOR (2 εισόδων)

- Η **πύλη XOR (exclusive OR)** παράγει έξοδο με τιμή '1' (TRUE) αν το A ή το B, αλλά όχι και τα δύο ταυτόχρονα, έχουν την τιμή '1' (TRUE)
- Η πράξη XOR συμβολίζεται με το $\oplus$ δηλαδή το συν μέσα σε έναν κύκλο
- Επίσης, υλοποιεί την αλγεβρική πράξη
 $Y = (A+B) \bmod 2, A, B \in \{0,1\}$
- Μερικές φορές θα την διαβάσετε και ως **EOR**
- Έχει τιμή 1 όταν οι είσοδοι είναι διαφορετικές

XOR




$$Y = A \oplus B$$

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

Πύλη XNOR (2 εισόδων)*

- Η **πύλη XNOR (exclusive NOR)** παράγει έξοδο με τιμή '1' (TRUE) αν το A και το B ταυτόχρονα έχουν την τιμή '1' (TRUE) ή την τιμή '0' (FALSE)
- Η πύλη XNOR εκτελεί την **αντίστροφη πράξη** μίας πύλης XOR
 - Στο σχηματικό διαφέρει από την πύλη XOR ως προς τη φουσαλίδα που έχει στην έξοδο
- Μία πύλη XNOR με δύο εισόδους ονομάζεται ενίοτε πύλη ισότητας (**equality gate**) επειδή η έξοδός της έχει την τιμή '1' (TRUE) όταν οι **είσοδοι είναι ίσες**

XNOR



$$Y = \overline{A \oplus B}$$


A	B	Y
0	0	1
0	1	0
1	0	0
1	1	1

*Παράδειγμα 1.15

Παράδειγμα 1.16

- Πύλες NOR με περισσότερες από δύο εισόδους
- Μία πύλη NOR με N εισόδους παράγει έξοδο με τιμή '1' (TRUE) μόνο αν όλες οι είσοδοι έχουν την τιμή '0' (FALSE)

NOR3




$$Y = \overline{A+B+C}$$

A	B	C	Y
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

Παράδειγμα 1.17

- Πύλες AND με περισσότερες από δύο εισόδους
- Μία πύλη AND με N εισόδους παράγει έξοδο με τιμή '1' (TRUE) μόνο αν όλες οι είσοδοι έχουν την τιμή '1' (TRUE)
- Εύκολα προκύπτει και η πύλη AND με 4 εισόδους (Εικόνα 1.22 βιβλίου)

AND3




$$Y = ABC$$

A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

Πύλες περιττής και άρτιας ισοτιμίας

- Μια πύλη XOR με N εισόδους ονομάζεται ενίοτε **πύλη περιττής ισοτιμίας (odd parity gate)** και παράγει έξοδο με τιμή '1' (TRUE) αν ένα **περιττό πλήθος** εισόδων έχουν την τιμή '1' (TRUE)
- Μια πύλη XNOR με N εισόδους ονομάζεται ενίοτε **πύλη άρτιας ισοτιμίας (even parity gate)** και παράγει έξοδο με τιμή '1' (TRUE) αν ένα **άρτιο πλήθος εισόδων** έχουν την τιμή '1' (TRUE)
- Χρησιμοποιούνται στην κωδικοποίηση και την κρυπτογραφία
- Υλοποιούνται σε δεντρική δομή με N-1 πύλες XOR δύο εισόδων σε $\log_2 N$ επίπεδα
 - Στην περίπτωση της πύλης XNOR, η πύλη δύο εισόδων στην έξοδο είναι πύλη XNOR αντί για πύλη XOR
 - Πύλη XOR με 8 εισόδους με χρήση 7 πυλών XOR με 2 εισόδους




Επιλεγμένες ασκήσεις

■ Άσκηση 1.73

Μια **πύλη πλειοψηφίας (majority gate)** παράγει έξοδο με τιμή '1' (TRUE), αν και μόνο αν, περισσότερες από τις μισές είσοδοι έχουν την τιμή '1' (TRUE)

- Συμπληρώστε τον πίνακα αληθείας για την πύλη πλειοψηφίας με τρεις εισόδους




Επιλεγμένες ασκήσεις

■ Άσκηση 1.73

Μια **πύλη πλειοψηφίας (majority gate)** παράγει έξοδο με τιμή '1' (TRUE), αν και μόνο αν, περισσότερες από τις μισές είσοδοι έχουν την τιμή '1' (TRUE)

- Συμπληρώστε τον πίνακα αληθείας για την πύλη πλειοψηφίας με τρεις εισόδους

<i>A</i>	<i>B</i>	<i>C</i>	<i>Y</i>
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1



Επιλεγμένες ασκήσεις

■ Άσκηση 1.74

Μια πύλη **AND-OR (AO)** με τρεις εισόδους A, B, C παράγει έξοδο με τιμή '1' (TRUE) αν οι είσοδοι A και B έχουν ταυτόχρονα την τιμή '1' (TRUE) ή αν η είσοδος C έχει την τιμή '1' (TRUE) και το A ή το B έχει την τιμή '1' (TRUE).

- Συμπληρώστε τον πίνακα αληθείας για την πύλη AND-OR (AO)




Επιλεγμένες ασκήσεις

■ Άσκηση 1.74

Μια πύλη **AND-OR (AO)** με τρεις εισόδους A, B, C παράγει έξοδο με τιμή '1' (TRUE) αν οι είσοδοι A και B έχουν ταυτόχρονα την τιμή '1' (TRUE) ή αν η είσοδος C έχει την τιμή '1' (TRUE) και το A ή το B έχει την τιμή '1' (TRUE).

- Συμπληρώστε τον πίνακα αληθείας για την πύλη AND-OR (AO)

A	B	C	Y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1




Επιλεγμένες ασκήσεις

■ Άσκηση 1.75

Μια πύλη **OR-AND-INVERT(OAI)** με τρεις εισόδους A, B, C παράγει έξοδο με τιμή '0' (FALSE) αν το C έχει την τιμή '1' (TRUE) και το A ή το B έχει την τιμή '1' (TRUE). Διαφορετικά παράγει έξοδο με τιμή '1' (TRUE).

- Συμπληρώστε τον πίνακα αληθείας για την πύλη OR-AND-INVERT (OAI)




Επιλεγμένες ασκήσεις

■ Άσκηση 1.75

Μια πύλη **OR-AND-INVERT(OAI)** με τρεις εισόδους A, B, C παράγει έξοδο με τιμή '0' (FALSE) αν το C έχει την τιμή '1' (TRUE) και το A ή το B έχει την τιμή '1' (TRUE). Διαφορετικά παράγει έξοδο με τιμή '1' (TRUE).

- Συμπληρώστε τον πίνακα αληθείας για την πύλη OR-AND-INVERT (OAI)

A	B	C	Y
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0



Επιλεγμένες ασκήσεις

■ Άσκηση 1.76

Υπάρχουν 16 διαφορετικοί πίνακες αληθείας για εξισώσεις (συναρτήσεις) Boole με δύο μεταβλητές.

- Παραθέστε όλους τους πίνακες.
- Δώστε ένα σύντομο περιγραφικό όνομα.

■ Άσκηση 1.77

Πόσοι διαφορετικοί πίνακες αληθείας υπάρχουν για συναρτήσεις Boole με N μεταβλητές;

Επιλεγμένες ασκήσεις

■ Άσκηση 1.76

Υπάρχουν 16 διαφορετικοί πίνακες αληθείας για εξισώσεις (συναρτήσεις) Boole με δύο μεταβλητές.

- Παραθέστε όλους τους πίνακες.
- Δώστε ένα σύντομο περιγραφικό όνομα.

■ Άσκηση 1.77

Πόσοι διαφορετικοί πίνακες αληθείας υπάρχουν για συναρτήσεις Boole με N μεταβλητές;

$$2^{2^N}$$

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	0

Zero

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

A NOR B

A	B	Y
0	0	0
0	1	1
1	0	0
1	1	0

$\bar{A}B$

A	B	Y
0	0	1
0	1	1
1	0	0
1	1	0

NOT A

A	B	Y
0	0	0
0	1	0
1	0	1
1	1	0

$A\bar{B}$

A	B	Y
0	0	1
0	1	0
1	0	1
1	1	0

NOT B

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

XOR

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

NAND

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

AND

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	1

XNOR

A	B	Y
0	0	0
0	1	1
1	0	0
1	1	1

B

A	B	Y
0	0	1
0	1	1
1	0	0
1	1	1

$\bar{A} + B$

A	B	Y
0	0	0
0	1	0
1	0	1
1	1	1

A

A	B	Y
0	0	1
0	1	0
1	0	1
1	1	1

$A + \bar{B}$

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

OR

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	1

One

Αριθμητικά Κυκλώματα

- Τα **αριθμητικά κυκλώματα** αποτελούν τα κεντρικά δομικά στοιχεία των υπολογιστών
- Οι υπολογιστές και τα στοιχεία ψηφιακής λογικής εκτελούν πολλές αριθμητικές λειτουργίες ή πράξεις, όπως:
 - πρόσθεση
 - αφαίρεση
 - συγκρίσεις
 - ολισθήσεις
 - πολλαπλασιασμό
 - διαίρεση

Στην ενότητα αυτή θα επικεντρωθούμε στα αριθμητικά κυκλώματα που εκτελούν τις πράξεις της **πρόσθεσης** και της **αφαίρεσης**

Πρόσθεση δυαδικών αριθμών

- Ακριβώς όπως και στο δεκαδικό σύστημα προσθέτουμε τα ψηφία της ίδιας στήλης (ή αλλιώς ίδιου βάρους) μαζί με το bit κρατούμενου (αν υπάρχει)

- Στο **δεκαδικό**

$$\begin{array}{r} 11 \quad \leftarrow \text{κρατούμενο} \\ 4277 \\ + 5499 \\ \hline 9776 \end{array}$$

- Στο **δυαδικό**

Παράγεται bit κρατούμενου εξόδου:

$$1+1 = 2_{10} = 10_2$$

$$1+1+1 = 3_{10} = 11_2$$


$$\begin{array}{r} 11 \quad \leftarrow \text{κρατούμενο} \\ 1011 \\ + 0011 \\ \hline 1110 \end{array}$$

Αθροιστές του ενός bit

- Προσθέτουν τα ψηφία της ίδιας στήλης (ή αλλιώς ίδιου βάρους) μαζί με το bit κρατούμενου (εάν υπάρχει)
- Υπάρχουν δύο αθροιστές του ενός bit
 - Ο *ημιαθροιστής (half-adder)*,
όταν **δεν** υπάρχει κρατούμενο εισόδου
 - Ο *πλήρης αθροιστής (full-adder)*,
όταν υπάρχει *κρατούμενο εισόδου C_{in} (carry in)*
- Παράγουν στην έξοδο
 - Το *άθροισμα S (sum)*
 - Το *κρατούμενο εξόδου C_{out} (carry out)*
- Σε έναν αθροιστή πολλών bit, το κρατούμενο εξόδου C_{out} μεταφέρεται ως κρατούμενο εισόδου C_{in} , στην επόμενη στήλη στα αριστερά (στο επόμενο βάρος), όταν υπάρχει
- Δεν διαφοροποιείται η πράξη της πρόσθεσης στο δυαδικό σύστημα μεταξύ μη προσημασμένων αριθμών και προσημασμένων αριθμών σε αναπαράσταση συμπληρώματος ως προς δύο
 - αλλάζει μόνο η ερμηνεία των αριθμών και η εμφάνιση της υπερχείλισης

Αθροιστές του ενός bit

Half Adder




A	B	C_{out}	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

$$S = A \oplus B$$

$$C_{out} = AB$$

Full Adder



A	B	C_{in}	C_{out}	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1



$$S = A \oplus B \oplus C_{in}$$

$$C_{out} = AB + AC_{in} + BC_{in}$$

Αθροιστές των N bit

■ Αθροιστής κυμάτωσης κρατούμενου (ripple-carry adder)

- N **πλήρεις αθροιστές** του ενός bit συνδεδεμένοι αλυσιδωτά
- Το κρατούμενο **διαδίδεται** μέσω της αλυσίδας κρατουμένου
- Η έξοδος C_{out} του ενός βάρους χρησιμεύει ως είσοδος C_{in} του επόμενου βάρους
- Γενικά είναι αργός (χρησιμοποιείται μόνο στα FPGA)



Αφαίρεση αριθμών συμπληρώματος ως προς δύο

■ Μέθοδος 1:

Για να πραγματοποιήσουμε την αφαίρεση υπολογίζουμε το συμπλήρωμα ως προς δύο του αφαιρετέου και το προσθέτουμε στον μειωτέο

■ Μέθοδος 2: Εναλλακτική μέθοδος


Για να πραγματοποιήσουμε την αφαίρεση αντιστρέφουμε τα bit του αφαιρετέου και το προσθέτουμε στο μειωτέο ξεκινώντας με κρατούμενο εισόδου 1, αντί για 0

Στην υλοποίηση του αφαιρέτη χρησιμοποιούμε έναν αθροιστή με βάση την εναλλακτική μέθοδο

Αφαιρέτες των N bit

■ Αφαιρέτης κυμάτωσης κρατούμενου (ripple-carry subtractor)

- N **πλήρεις αθροιστές** του ενός *bit* συνδεδεμένοι αλυσιδωτά
- Το κρατούμενο **διαδίδεται** μέσω της αλυσίδας κρατουμένου
- Η έξοδος C_{out} του ενός βάρους χρησιμεύει ως είσοδος C_{in} του επόμενου βάρους
- **Αντιστρέφονται** τα ψηφία του αφαιρετέου
- Η είσοδος C_{in} του μικρότερου βάρους **αρχικοποιείται στο 1**
- Γενικά είναι αργός (χρησιμοποιείται μόνο στα FPGA)



Τάση Τροφοδοσίας και Γείωση


- Η χαμηλότερη τάση σε ένα σύστημα ονομάζεται **γείωση** (ground) ή **GND**
 - Θεωρούμε ότι η χαμηλότερη τάση είναι $0V$
- Η υψηλότερη τάση σε ένα σύστημα, δηλαδή η τάση τροφοδοσίας, προέρχεται από την τροφοδοσία και συμβολίζεται με **V_{DD}**
 - Στις δεκαετίες του 1970 και 1980 είχε την τιμή $5V$
 - Κάθως η τεχνολογία των τσιπ εξελίσσεται η υψηλότερη τάση μειώνεται συνεχώς (από τα $5V$ στο $1V$)
 - Απαιτείται προσοχή στην διασύνδεση ολοκληρωμένων κυκλωμάτων με διαφορετικές τάσεις τροφοδοσίας

Λογικά επίπεδα

- Οι μεταβλητές (όπως η τάση στην έξοδο ενός ηλεκτρονικού κυκλώματος) αναπαρίστανται με συνεχείς φυσικές τιμές
- Ενα ψηφιακό σύστημα όμως χρησιμοποιεί μεταβλητές που παίρνουν **διακριτές τιμές**
- Επομένως ένας κατασκευαστής ψηφιακών συστημάτων πρέπει να βρεί μία αντιστοίχιση **που να συνδέει τις συνεχείς τιμές με τις διακριτές τιμές**
- Για παράδειγμα: Η αντιστοίχιση ενός δυαδικού σήματος A με την τάση σε μία έξοδο μίας πύλης (κατά τη θετική λογική)
 - Τα $0V$ αντιστοιχούν στο $A=0$ (LOW)
 - Τα $5V$ αντιστοιχούν στο $A=1$ ($HIGH$)
- Λόγω ανοχής στον θόρυβο, θα πρέπει και κάποιες κοντινές τάσεις να αντιστοιχούν στο $A=0$ ή $A=1$
 - π.χ. τα $4,9V$ στα $5V$ αντιστοιχούν στο $A=1$
- Τί συμβαίνει όμως με ποιο ενδιάμεσες τιμές τάσεων (π.χ. $3,2V$);


Τι είναι ο θόρυβος (noise);

- Η ύπαρξη θορύβου είναι αρκετά συχνό φαινόμενο ανάμεσα στον οδηγό και στον δέκτη
- Οτιδήποτε μπορεί να επηρεάσει ή να υποβαθμίσει ένα σήμα
 - Π.χ., αντίσταση, θόρυβος τάσης τροφοδοσίας, ηλεκτρομαγνητική αλληλεπίδραση μεταξύ γειτονικών συρμάτων, κλπ.
- Για παράδειγμα: Η πύλη «οδηγός» έχει έξοδο 5V. Λόγω της αντίστασης απ' το μακρύ σύρμα που συνδέει την έξοδο του οδηγού με την είσοδο του δέκτη τελικά ο δέκτης θα λάβει 4.5V




Λογικά Επίπεδα

- Η αντιστοίχιση μιας συνεχούς μεταβλητής σε μία διακριτή δυαδική μεταβλητή πραγματοποιείται με τον ορισμό των λογικών επιπέδων
- Ορίζονται διαφορετικά λογικά επίπεδα για εισόδους και εξόδους, ώστε να παρέχεται προστασία από τον θόρυβο
 - V_{OH} : ελάχιστη τάση στην έξοδο ενός οδηγού που αντιστοιχεί στην τιμή '1' (HIGH)
 - V_{OL} : μέγιστη τάση στην έξοδο ενός οδηγού που αντιστοιχεί στην τιμή '0' (LOW)
 - V_{IH} : ελάχιστη τάση στην είσοδο ενός δέκτη που αντιστοιχεί στην τιμή '1' (HIGH)
 - V_{IL} : μέγιστη τάση στην είσοδο ενός δέκτη που αντιστοιχεί στην τιμή '0' (LOW)



Περιθώρια θορύβου (noise margins)



Υψηλό Περιθώριο Θορύβου: $NM_H = V_{OH} - V_{IH}$

Χαμηλό Περιθώριο Θορύβου : $NM_L = V_{IL} - V_{OL}$

Περιθώρια θορύβου

- Για να ερμηνευθεί σωστά η έξοδος του οδηγού στην είσοδο του δέκτη, πρέπει να επιλέξουμε τέτοιες τιμές λογικών επιπέδων ώστε να ισχύουν οι ανισότητες:
 - $V_{OL} < V_{IL}$ και $V_{OH} > V_{IH}$
- Άρα, ακόμα και αν η τάση στην έξοδο του οδηγού έχει μεταβληθεί από κάποια ποσότητα θορύβου, η είσοδος του δέκτη θα εξακολουθεί να είναι σε θέση να ανιχνεύει το σωστό λογικό επίπεδο.
- Το **περιθώριο θορύβου (noise margin)** είναι εκείνη η ποσότητα του θορύβου που θα μπορούσε να προστεθεί στην έξοδο του οδηγού στη χειρότερη περίπτωση, η οποία επιτρέπει ωστόσο στο σήμα να ερμηνευθεί σωστά ως μια έγκυρη είσοδος του δέκτη
- Αν για κάποιον λόγο, π.χ. την παρουσία θορύβου ή την ύπαρξη κάποιου ελαττωματικού εξαρτήματος, η είσοδος του δέκτη έχει τιμή που εμπίπτει στη **μη αποδεκτή ζώνη (forbidden zone)** μεταξύ V_{IL} και V_{IH} , τότε η συμπεριφορά της πύλης είναι απρόβλεπτη.

Παράδειγμα 1.18



- Θεωρήστε το κύκλωμα της Εικόνας.
 - Το V_{O1} είναι η τάση εξόδου του οδηγού, ενώ το V_{I2} είναι η τάση εισόδου του δέκτη
 - Και οι δύο buffer έχουν $V_{DD} = 5V$, $V_{IL} = 1,35V$, $V_{IH} = 3,15V$, $V_{OL} = 0,33V$ και $V_{OH} = 3,84V$.
 - Ποια είναι τα περιθώρια θορύβου για το χαμηλό και το υψηλό λογικό επίπεδο του buffer;
 - Μπορεί το κύκλωμα να ανέχεται 1 V θορύβου μεταξύ των V_{O1} και V_{I2} ;

Παράδειγμα 1.18



- Θεωρήστε το κύκλωμα της Εικόνας.
 - Το V_{O1} είναι η τάση εξόδου του οδηγού, ενώ το V_{I2} είναι η τάση εισόδου του δέκτη
 - Και οι δύο buffer έχουν $V_{DD} = 5V$, $V_{IL} = 1,35V$, $V_{IH} = 3,15V$, $V_{OL} = 0,33V$ και $V_{OH} = 3,84V$.
 - Ποια είναι τα περιθώρια θορύβου για το χαμηλό και το υψηλό λογικό επίπεδο του buffer;
 - Μπορεί το κύκλωμα να ανέχεται 1 V θορύβου μεταξύ των V_{O1} και V_{I2} ;
- Τα περιθώρια θορύβου του αντιστροφέα είναι τα εξής:
 - $NM_L = V_{IL} - V_{OL} = 1,35V - 0,33V = 1,02V$
 - $NM_H = V_{OH} - V_{IH} = 3,84V - 3,15V = 0,69V$
 - Το κύκλωμα μπορεί να ανεχθεί 1V θορύβου όταν η έξοδος είναι LOW ($NM_L = 1,02V$), αλλά **όχι** όταν η έξοδος είναι HIGH ($NM_H = 0,69V$).
 - Εάν $V_{O1} = V_{OH} = 3,84V$, τότε εξαιτίας του θορύβου $V_{I2} = 3,84V - 1V = 2,84V < V_{IH} = 3,15V$, άρα ο δέκτης ενδέχεται να μην ανιχνεύσει μια σωστή είσοδο HIGH, αλλά μία εσφαλμένη είσοδο LOW

Λογικές οικογένειες

- Από το 1970 μέχρι και το 1990 υπήρχαν τέσσερις λογικές οικογένειες που κυριάρχησαν στην αγορά
 - Λογική τρανζίστορ-τρανζίστορ(*Transistor-Transistor Logic, TTL*)
 - Λογική συμπληρωματικού ημιαγωγού οξειδίου μετάλλου(*Complementary Metal-Oxide-Semiconductor Logic, CMOS*)
 - Λογική TTL χαμηλής τάσης (*Low Voltage TTL Logic, LVTTTL*)
 - Λογική CMOS χαμηλής τάσης(*Low Voltage CMOS Logic, LVCMOS*).


Λογική οικογένεια	V_{DD}	V_{IL}	V_{IH}	V_{OL}	V_{OH}
TTL	5 (4.75-5.25)	0.8	2.0	0.4	2.4
CMOS	5 (4.5-6)	1.35	3.15	0.33	3.84
LVTTTL	3.3 (3-3.6)	0.8	2.0	0.4	2.4
LVCMOS	3.3 (3-3.6)	0.9	1.8	0.36	2.7

Τρανζίστορ

- Οι πρώτοι ηλεκτρονικοί υπολογιστές χρησιμοποιούσαν ηλεκτρονόμεους ή λυχνίες κενού.
- Οι σύγχρονοι υπολογιστές χρησιμοποιούν ηλεκτρικούς διακόπτες οι οποίοι είναι επίσης γνώστοί σαν τρανζίστορ
 - Τρανζίστορ διπολικής επαφής
 - Τρανζίστορ φαινομένου πεδίου ημιαγωγών μετάλλου οξειδίου (MOSFET - metal-oxide-semiconductor field-effect transistor)
- Τα τρανζίστορ MOSFET χρησιμοποιούνται σαν δομικά στοιχεία σχεδόν σε όλα τα ψηφιακά συστήματα.


Robert Noyce, 1927-1990

- Γεννήθηκε στο Μπέρλιγκτον (Burlington) της Αϊόβα.
- Ήταν κάτοχος προπτυχιακού διπλώματος (B.A.) στη Φυσική από το Κολέγιο Grinnell και διδακτορικού διπλώματος (Ph.D.) στη Φυσική από το MIT.
- Εξαιτίας της τεράστιας επιρροής του στον χώρο έχει αποκτήσει το παρατσούκλι «Δήμαρχος της Σίλικον Βάλεϊ» (Mayor of Silicon Valley).
- Μαζί με άλλους ίδρυσε τις εταιρείες Fairchild Semiconductor το 1957 και Intel το 1968.
- Επίσης σε συνεργασία με άλλους εφηύρε το ολοκληρωμένο κύκλωμα (integrated circuit).



Τρανζίστορ MOSFET ως διακόπτης

- Οι λογικές πύλες κατασκευάζονται από τρανζίστορ φαινομένου πεδίου ημιαγωγών μετάλλου οξειδίου (MOSFET) που λειτουργούν ως διακόπτες
- Υπάρχουν δύο είδη τρανζίστορ MOSFET: nMOS και pMOS
 - Η τάση στην **πύλη (gate)** ρυθμίζει τη ροή του ρεύματος μεταξύ της **πηγής (source)** και της **υποδοχής (drain)**




Λειτουργία τρανζίστορ MOSFET

- Το τρανζίστορ nMOS
 - *δεν άγει (είναι OFF) όταν η πύλη (gate) είναι '0'*
(έχει σαν τάση αντίστοιχη της λογικής τιμής '0')
 - *άγει (είναι ON) όταν η πύλη (gate) είναι '1'*
(έχει σαν τάση αντίστοιχη της λογικής τιμής '1')
- Το τρανζίστορ pMOS
 - *δεν άγει (είναι OFF) όταν η πύλη είναι '1'*
 - *άγει (είναι ON) όταν η πύλη είναι '0'*
- Όταν το τρανζίστορ δεν άγει (είναι OFF) έχει πολύ μεγάλη αντίσταση αλλά όχι άπειρη
 - *Υπάρχει ένα μικρό ρεύμα διαρροής I_{DD}*
- Όταν το τρανζίστορ άγει (είναι ON) μεταφέρει «καλά» από την πηγή (source) στην υποδοχή (drain)
 - *εάν είναι nMOS το '0', συνεπώς συνδέεται η πηγή (s) στο GND*
 - *εάν είναι pMOS το '1', συνεπώς συνδέεται η πηγή (s) στο V_{DD}*

Πύλη NOT σε τεχνολογία CMOS


- Στην τεχνολογία **CMOS (complementary MOS)** χρησιμοποιούνται **μαζί** και τα δύο είδη τρανζίστορ MOSFET, δηλαδή **nMOS** και **pMOS**
- Πώς δημιουργείται μία **πύλη NOT** σε τεχνολογία CMOS;
- Σχηματικό διάγραμμα:
 - Στο τρανζίστορ nMOS (N1) συνδέεται η πηγή (s) στο GND (τρίγωνο)
 - Στο τρανζίστορ pMOS (P1) συνδέεται η πηγή (s) στο V_{DD} (γραμμή)
 - Οι πύλες (g) των N1 και P1 συνδέονται στην είσοδο A
 - Οι υποδοχές (d) των N1 και P1 συνδέονται στην έξοδο Y



CMOS Πύλη NOT


A	P1	N1	Y
0	ON	OFF	1
1	OFF	ON	0

NOT




$$Y = \overline{A}$$

A	Y
0	1
1	0



Γενική μορφή λογικής πύλης CMOS




Δίκτυο οδήγησης της εξόδου σε υψηλό δυναμικό (ώστε όταν είναι ON να είναι η έξοδος '1') με τρανζίστορ pMOS. Το δίκτυο pMOS τοποθετείται ανάμεσα στην τάση V_{DD} και την έξοδο

Δίκτυο οδήγησης της εξόδου σε χαμηλό δυναμικό (ώστε όταν είναι ON να είναι η έξοδος '0') με τρανζίστορ nMOS. Το δίκτυο nMOS τοποθετείται ανάμεσα στην έξοδο και την τάση 0V (GND)

- Τα δίκτυα αποτελούνται από τρανζίστορ συνδεδεμένα **παράλληλα** ή **σε σειρά**.
 - Όταν τα τρανζίστορ είναι συνδεδεμένα παράλληλα, το δίκτυο είναι ON αν οποιοδήποτε από τα τρανζίστορ είναι ON.
 - Όταν τα τρανζίστορ είναι συνδεδεμένα σε σειρά, το δίκτυο είναι ON μόνο αν όλα τα τρανζίστορ είναι ON.

Γενική μορφή λογικής πύλης CMOS

- Σε μια CMOS πύλη που λειτουργεί σωστά σε κάθε δεδομένη στιγμή, το ένα από τα δύο δίκτυα πρέπει να είναι ON και το άλλο OFF, έτσι ώστε η έξοδος να μην βραχυκυκλώνει ή να παραμένει μετέωρη.



- Κανόνας των *συμπληρωμάτων αγωγιμότητας*
 - Όταν τα τρανζίστορ nMOS είναι συνδεδεμένα *σε σειρά (πράξη AND)*, τα τρανζίστορ pMOS πρέπει να είναι συνδεδεμένα παράλληλα
 - Όταν τα τρανζίστορ nMOS είναι συνδεδεμένα *παράλληλα (πράξη OR)*, τα τρανζίστορ pMOS πρέπει να είναι συνδεδεμένα σε σειρά.
- Ξεκινάμε τη σχεδίαση πάντα από το δίκτυο nMOS υλοποιώντας τις απαιτούμενες πράξεις AND και OR
 - *Η έξοδος πάντα αντιστρέφεται (πράξη NOT) εκ κατασκευής*


CMOS πύλη NAND-2

■ Σχηματικό διάγραμμα:

- Στο δίκτυο *nMOS* τα 2 τρανζίστορ συνδέονται **σε σειρά**, ώστε να γίνει η πράξη *AND*
- Στο δίκτυο *pMOS* τα 2 τρανζίστορ συνδέονται **παράλληλα**, λόγω του κανόνα των συμπληρωμάτων αγωγιμότητας


<i>A</i>	<i>B</i>	<i>P1</i>	<i>P2</i>	<i>N1</i>	<i>N2</i>	<i>Y</i>
0	0	ON	ON	OFF	OFF	1
0	1	ON	OFF	OFF	ON	1
1	0	OFF	ON	ON	OFF	1
1	1	OFF	OFF	ON	ON	0

NAND



$$Y = \overline{AB}$$

<i>A</i>	<i>B</i>	<i>Y</i>
0	0	1
0	1	1
1	0	1
1	1	0




CMOS πύλη NAND-3*

■ Σχηματικό διάγραμμα:

- Στο δίκτυο *nMOS* τα 3 τρανζίστορ συνδέονται στη σειρά (πράξη *AND*)
- Στο δίκτυο *pMOS* τα 3 τρανζίστορ συνδέονται παράλληλα

<i>A</i>	<i>B</i>	<i>C</i>	<i>Y</i>
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

*Παράδειγμα 1.20



CMOS πύλη NOR-2*


■ Σχηματικό διάγραμμα:

- Στο δίκτυο *nMOS* τα 2 τρανζίστορ συνδέονται **παράλληλα**, ώστε να γίνει η πράξη *OR*
- Στο δίκτυο *pMOS* τα 2 τρανζίστορ συνδέονται **σε σειρά**, λόγω του κανόνα των συμπληρωμάτων αγωγιμότητας

A	B	P1	P2	N1	N2	Y
0	0	ON	ON	OFF	OFF	1
0	1	ON	OFF	OFF	ON	0
1	0	OFF	ON	ON	OFF	0
1	1	OFF	OFF	ON	ON	0


*Παράδειγμα 1.21

NOR





$$Y = \overline{A + B}$$

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0



CMOS Πύλη AND-2*


- Πώς θα κατασκευάσετε μια πύλη AND?



*Παράδειγμα 1.22

Πύλες μετάδοσης (Transmission gates)

- Το τρανζίστορ nMOS όταν άγει (είναι ON) μεταφέρει «καλά» από την πηγή (source) στην υποδοχή (drain) το '0'
- Το τρανζίστορ pMOS όταν άγει (είναι ON) μεταφέρει «καλά» από την πηγή (source) στην υποδοχή (drain) το '1'
- Η πύλη μετάδοσης είναι ο παράλληλος συνδυασμός και των δύο τρανζίστορ nMOS και pMOS που μεταφέρει «καλά» και τις δύο τιμές μεταξύ των δύο κόμβων A και B
- Απαιτεί ένα **σήμα έγκρισης (enable) EN** με το συμπλήρωμά του $\overline{EN}$
 - Όταν **EN = 1 και $\overline{EN} = 0$** , η πύλη μετάδοσης είναι ON και συνδέεται ο κόμβος A με τον κόμβο B
 - Όταν **EN = 0 και $\overline{EN} = 1$** , η πύλη μετάδοσης είναι OFF και δεν συνδέεται ο κόμβος A με τον κόμβο B





Επιλεγμένες ασκήσεις

■ Άσκηση 1.84

Σχεδιάστε ένα σχηματικό διάγραμμα για τις ακόλουθες πύλες CMOS. Χρησιμοποιήστε τον ελάχιστο δυνατό αριθμό τρανζίστορ.

- (α) Πύλη NAND-4 με τέσσερις εισόδους
- (β) Πύλη OR-AND-INVERT με τρεις εισόδους
- (γ) Πύλη AND-OR με τρεις εισόδους




Επιλεγμένες ασκήσεις

■ Άσκηση 1.84

Σχεδιάστε ένα σχηματικό διάγραμμα για τις ακόλουθες πύλες CMOS. Χρησιμοποιήστε τον ελάχιστο δυνατό αριθμό τρανζίστορ.

- (α) Πύλη NAND-4 με τέσσερις εισόδους





Επιλεγμένες ασκήσεις

■ Άσκηση 1.84

Σχεδιάστε ένα σχηματικό διάγραμμα για τις ακόλουθες πύλες CMOS. Χρησιμοποιήστε τον ελάχιστο δυνατό αριθμό τρανζίστορ.

- (β) Πύλη OR-AND-INVERT με τρεις εισόδους





Επιλεγμένες ασκήσεις

■ Άσκηση 1.84

Σχεδιάστε ένα σχηματικό διάγραμμα για τις ακόλουθες πύλες CMOS. Χρησιμοποιήστε τον ελάχιστο δυνατό αριθμό τρανζίστορ.

- (γ) Πύλη AND-OR με τρεις εισόδους




Επιλεγμένες ασκήσεις

■ Άσκηση 1.87

Συμπληρώστε τον πίνακα αληθείας για τη συνάρτηση που εκτελείται από την πύλη της Εικόνας

- Ο πίνακας θα πρέπει να έχει δύο εισόδους, τα A και B .
- Ποιο είναι το όνομα της συνάρτησης;

A	B	Y
0	0	
0	1	
1	0	
1	1	




Επιλεγμένες ασκήσεις

■ Άσκηση 1.87


Συμπληρώστε τον πίνακα αληθείας για τη συνάρτηση που εκτελείται από την πύλη της Εικόνας

- Ο πίνακας θα πρέπει να έχει δύο εισόδους, τα A και B .
- Ποιο είναι το όνομα της συνάρτησης; **XOR**

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0



Νόμος του Moore



- Gordon Moore (Σαν Φρανσίσκο, 1929)
- Κάτοχος προπτυχιακού διπλώματος στη Χημεία από το Πανεπιστήμιο Berkeley και διδακτορικού διπλώματος στη Χημεία και τη Φυσική από το Πανεπιστήμιο Caltech
- Το 1968 ίδρυσε την εταιρεία Intel μαζί με τον Robert Noyce
- Το 1965 παρατήρησε ότι **το πλήθος των τρανζίστορ σε ένα τσιπ υπολογιστών διπλασιάζεται κάθε χρόνο**. Αυτή η τάση έχει γίνει ευρύτερα γνωστή ως **Νόμος του Moore**
- Από το 1975 και έπειτα, **το πλήθος των τρανζίστορ διπλασιάζεται κάθε δύο χρόνια**, ενώ **η απόδοση των μικροεπεξεργαστών διπλασιάζεται κάθε 18 με 24 μήνες**
- Το νόμο του Moore ακολουθούν και **οι μνήμες (τεχνολογίας SRAM, DRAM, HDD, SSD)** του ιεραρχικού συστήματος μνήμης, αλλά με μικρότερους ρυθμούς
- Οι **πωλήσεις των ημιαγωγών** εμφανίζουν και αυτές εκθετική αύξηση
- Ο Νόμος του Moore έχει αποτελέσει την κινητήρια δύναμη πίσω από την απίστευτη πρόοδο που έχει σημειωθεί στη **βιομηχανία των ημιαγωγών** τα 50 τελευταία χρόνια, που οδηγεί στη ψηφιακή εποχή


Νόμος του Moore

Moore's Law: The number of transistors on microchips doubles every two years

Moore's law describes the empirical regularity that the number of transistors on integrated circuits doubles approximately every two years. This advancement is important for other aspects of technological progress in computing – such as processing speed or the price of computers.

Our World
in Data

Transistor count



Data source: Wikipedia (wikipedia.org/wiki/Transistor_count)

OurWorldinData.org – Research and data to make progress against the world's largest problems.

Licensed under CC-BY by the authors Hannah Ritchie and Max Roser.

Κατανάλωση Ισχύος

- Η ποσότητα της ενέργειας που καταναλώνεται ανά μονάδα χρόνου λέγεται **κατανάλωση ισχύος**
- Τα ψηφιακά συστήματα καταναλώνουν ισχύ **δυναμικά**, αλλά και **στατικά**
 - **Δυναμική ισχύς:** η κατανάλωση ισχύος καθώς τα σήματα μεταβάλλονται μεταξύ του 0 και 1

$$P_{\text{dynamic}} = \alpha C V_{DD}^2 f$$


όπου α ο παράγων δραστηριότητας, C η συνολική χωρητικότητα, V_{DD} η τάση τροφοδοσίας και f η συχνότητα λειτουργίας του τσιπ

- **Στατική ισχύς:** η κατανάλωση ισχύος όταν τα τρανζίστορ είναι OFF λόγω του **ρεύματος διαρροής I_{DD}** στο τσιπ

$$P_{\text{static}} = I_{DD} V_{DD}$$

Κατανάλωση Ισχύος

- Παράγων δραστηριότητας α (συσχετίζεται με το σήμα του ρολογιού)
 - Το σήμα του ρολογιού μεταβαίνει από το 0 στο 1 και από το 1 στο 0 μία φορά σε κάθε κύκλο. Συνεπώς έχει $\alpha=1$
 - Όταν τα δεδομένα αλλάζουν τιμή μία φορά σε κάθε κύκλο, $\alpha=0.5$
 - Σε τυχαία δεδομένα παρατηρείται αλλαγή σε κάθε δύο κύκλους, $\alpha=0.25$
 - Τυπική τιμή $\alpha=0.1$, λόγω ύπαρξης αδρανών στοιχείων στο τσιπ



Παράδειγμα υπολογισμού κατανάλωσης ισχύος

- Υπολογίστε την κατανάλωση ισχύος ενός κινητού τηλεφώνου την ώρα που τρέχει μόνο ένα βιντεοπαιχνίδι. Ισχύουν:

- $V_{DD} = 0.8 \text{ V}$
- $C = 5 \text{ nF}$
- $f = 2 \text{ GHz}$
- $\alpha = 0.1$
- $I_{DD} = 100 \text{ mA}$

Παράδειγμα υπολογισμού κατανάλωσης ισχύος

- Υπολογίστε την κατανάλωση ισχύος ενός κινητού τηλεφώνου την ώρα που τρέχει μόνο ένα βιντεοπαιχνίδι. Ισχύουν:
 - $V_{DD} = 0.8 \text{ V}$
 - $C = 5 \text{ nF}$
 - $f = 2 \text{ GHz}$
 - $\alpha = 0.1$
 - $I_{DD} = 100 \text{ mA}$
- Λύση: Ο υπολογισμός της συνολικής κατανάλωσης ισχύος (δυναμικής και στατικής) γίνεται με βάση την σχέση $P = \alpha C V_{DD}^2 f + I_{DD} V_{DD}$

$$\begin{aligned} P &= (0.1)(5 \text{ nF})(0.8 \text{ V})^2(2 \text{ GHz}) + (100 \text{ mA})(0.8 \text{ V}) \\ &= (10^{-1})(5 \times 10^{-9} \text{ F})(8^2 \times 10^{-2} \text{ V}^2)(2 \times 10^9 \text{ Hz}) + (100 \times 10^{-3} \text{ A})(8 \times 10^{-1} \text{ V}) \\ &= 5 \times 2 \times 64 \times 10^{-3} \text{ W} + 100 \times 8 \times 10^{-4} \text{ W} \\ &= 640 \times 10^{-3} \text{ W} + 800 \times 10^{-4} \text{ W} \\ &= 0.64 \text{ W} + 0.08 \text{ W} = 0.72 \text{ W} \end{aligned}$$

Παράδειγμα 1.23

- Ένα κινητό τηλέφωνο διαθέτει μπαταρία των 8 W-hr και λειτουργεί στα 0.707 V. Υποθέστε ότι λειτουργεί στα 2 GHz όταν βρίσκεται σε χρήση.
- Η συνολική χωρητικότητα του κυκλώματος είναι 10 nF (10^{-8} farad) και ο παράγοντας δραστηριότητας είναι 0.05.
- Όταν χρησιμοποιείται για κλήσεις ή δεδομένα (10% του χρόνου χρήσης του), εκπέμπει επίσης 3 W ισχύος από την κεραία του.
- Όταν δεν βρίσκεται σε χρήση, η δυναμική ενέργεια μειώνεται σχεδόν στο 0 επειδή είναι απενεργοποιημένη η επεξεργασία του σήματος.
- Όμως το τηλέφωνο αντλεί και 100 mA του ρεύματος ηρεμίας ανεξάρτητα από το αν χρησιμοποιείται ή όχι.
- Υπολογίστε τη διάρκεια ζωής της μπαταρίας του τηλεφώνου (α) αν δεν χρησιμοποιείται και (β) αν χρησιμοποιείται συνεχώς.
- Σύνοψη δεδομένων:

- $V_{DD} = 0.707 \text{ V}$	$I_{DD} = 100 \text{ mA}$
- $C = 10 \text{ nF}$	$E_{bat} = 8 \text{ W-hr}$
- $f = 2 \text{ GHz}$	$P_{ant} = 3 \text{ W}$
- $\alpha = 0.05$	$T_{used} = 10\%$

Το παράδειγμα, αν και υπεραπλουστεύει κάπως την πραγματική λειτουργία ενός κινητού τηλεφώνου, αναδεικνύει τις βασικές ιδέες της κατανάλωσης ισχύος.

Παράδειγμα 1.23

- Υπολογίστε τη διάρκεια ζωής της μπαταρίας του τηλεφώνου (α) αν δεν χρησιμοποιείται και (β) αν χρησιμοποιείται συνεχώς.
- Σύνοψη δεδομένων:
 - $V_{DD} = 0.707 \text{ V}$ $I_{DD} = 100 \text{ mA}$
 - $C = 10 \text{ nF}$ $E_{bat} = 8 \text{ W-hr}$
 - $f = 2 \text{ GHz}$ $P_{ant} = 3 \text{ W}$
 - $\alpha = 0.05$ $T_{used} = 10\%$
- Λύση (α): Αν το τηλέφωνο δεν χρησιμοποιείται, τότε καταναλώνει μόνο στατική ισχύ.
 - Ο υπολογισμός της στατικής ισχύος γίνεται με βάση την σχέση $P_{static} = I_{DD}V_{DD}$
 - $P_{static} = (100 \text{ mA})(0.707 \text{ V}) = (0.1 \text{ A})(0.707 \text{ V}) = 0.071 \text{ W}$
 - Η διάρκεια ζωής της μπαταρίας είναι $B_{life} = E_{bat}/P_{static}$
 - $B_{life} = (8 \text{ W-hr})/(0.071 \text{ W}) = 113 \text{ ώρες (περίπου 5 μέρες)}$

Παράδειγμα 1.23

- Υπολογίστε τη διάρκεια ζωής της μπαταρίας του τηλεφώνου (α) αν δεν χρησιμοποιείται και (β) αν χρησιμοποιείται συνεχώς.

- Σύνοψη δεδομένων:

- $V_{DD} = 0.707 \text{ V}$	$I_{DD} = 100 \text{ mA}$
- $C = 10 \text{ nF}$	$E_{bat} = 8 \text{ W-hr}$
- $f = 2 \text{ GHz}$	$P_{ant} = 3 \text{ W}$
- $\alpha = 0.05$	$T_{used} = 10\%$

- Λύση (β): Αν το τηλέφωνο χρησιμοποιείται συνεχώς, τότε, πέραν της στατικής ισχύος, καταναλώνει δυναμική ισχύ καθώς και ισχύ εκπομπής (στο 10% του χρόνου του).

- Ο υπολογισμός της στατικής ισχύος γίνεται από την σχέση $P_{static} = I_{DD}V_{DD}$

- $P_{static} = (100 \text{ mA})(0.707 \text{ V}) = (0.1 \text{ A})(0.707 \text{ V}) = 0.071 \text{ W}$

- Ο υπολογισμός της δυναμικής ισχύος γίνεται από την σχέση $P_{dynamic} = \alpha C V_{DD}^2 f$

- $P_{dynamic} = (0.05)(10^{-8} \text{ F})(0.707^2 \text{ V}^2)(2 \times 10^9 \text{ Hz}) = 0.5 \text{ W}$

- Η ισχύς εκπομπής είναι: $P_{broad} = P_{ant} \times T_{used} = 3 \text{ W} \times 10\% = 0.3 \text{ W}$

- Η συνολική ισχύς είναι $P_{total} = P_{static} + P_{dynamic} + P_{broad} = (0.071 + 0.5 + 0.3) \text{ W} = 0.871 \text{ W}$

- Η διάρκεια ζωής της μπαταρίας είναι $B_{life} = E_{bat}/P_{total}$

- $B_{life} = (8 \text{ W-hr})/(0.871 \text{ W}) = 9.2 \text{ ώρες}$

Άσκηση επανάληψης - 1

- Ένας επεξεργαστής των 4-bit μετά το τέλος των αριθμητικών του πράξεων (πρόσθεση ή αφαίρεση σε συμπλήρωμα ως προς 2) ενημερώνει και τις αντίστοιχες σημαίες **N (Negative), Z (Zero), C (Carry), V (oVerflow)**.
 - $N=1$, όταν το αποτέλεσμα είναι ένας αρνητικός προσημασμένος αριθμός.
 - $Z=1$, όταν το αποτέλεσμα είναι μηδέν.
 - $C=1$, όταν υπάρχει στο αποτέλεσμα υπερχείλιση μη προσημασμένων αριθμών.
 - $V=1$, όταν υπάρχει στο αποτέλεσμα υπερχείλιση προσημασμένων αριθμών.
- Ποιες είναι οι τιμές των σημαιών NZCV μετά την εκτέλεση της πράξης A-B, όπου $A=0x8$ και $B=0x7$; (Τα A και B δίδονται στο 16-δικό σύστημα αρίθμησης).
- Επιλέξτε τη σωστή απάντηση:
 - A) NZCV="0011"
 - B) NZCV="0010"
 - Γ) NZCV="1010"
 - Δ) NZCV="1011"
 - E) Δεν ξέρω/Δεν απαντώ

1 ← κρατούμενο εισόδου (Carry in)

1000

+ 1000 (αντεστραμμένο 0111=0x7)

10001 = $0_{10} \Rightarrow N=0, Z=0, C=1, V=1$